[發(fā)明專(zhuān)利]一種基于FF現(xiàn)場(chǎng)總線的儀表數(shù)據(jù)獲取系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201811025371.X
• 申請(qǐng)日: 2018-09-04
• 公開(kāi)（公告）號(hào): CN109189722A
• 公開(kāi)（公告）日: 2019-01-11
• 發(fā)明（設(shè)計(jì)）人: 范福基;郝莉;黃玲;李蒙
• 申請(qǐng)（專(zhuān)利權(quán)）人: 杭州和利時(shí)自動(dòng)化有限公司
• 主分類(lèi)號(hào): G06F15/78
• 分類(lèi)號(hào): G06F15/78
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

本發(fā)明公開(kāi)了一種基于FF現(xiàn)場(chǎng)總線的儀表數(shù)據(jù)獲取系統(tǒng)，包括FPGA芯片和與主站連接的CPU，F(xiàn)PGA芯片不僅與CPU連接，而且還通過(guò)FF總線與多個(gè)儀表連接；CPU可以控制FPGA芯片將CPU發(fā)送的信號(hào)轉(zhuǎn)化為目標(biāo)信號(hào)后通過(guò)FF總線發(fā)送至各儀表，以便獲取各所述儀表的目標(biāo)數(shù)據(jù)，進(jìn)而實(shí)現(xiàn)CPU與各儀表之間的數(shù)據(jù)交互。FPGA芯片自帶有與CPU相應(yīng)的硬件接口，且維修和更換工序簡(jiǎn)單，與現(xiàn)有技術(shù)中采用“CPU+FF專(zhuān)用芯片”的方式獲取各儀表的數(shù)據(jù)相比，進(jìn)而可以降低分布式控制系統(tǒng)與智能儀表之間的通信難度。

技術(shù)領(lǐng)域

本發(fā)明涉及電力系統(tǒng)應(yīng)用領(lǐng)域，特別涉及一種基于FF現(xiàn)場(chǎng)總線的儀表數(shù)據(jù)獲取系統(tǒng)。

背景技術(shù)

FF基金會(huì)現(xiàn)場(chǎng)總線是一種自動(dòng)化總線標(biāo)準(zhǔn)，由低速(FF-H1)和高速(FF-HSE)兩部分組成，主要用于過(guò)程自動(dòng)化系統(tǒng)中的智能儀表間的通信，組成FCS現(xiàn)場(chǎng)總線控制系統(tǒng)。也就是說(shuō)，在DCS分布式控制系統(tǒng)與智能儀表之間需要基于FF總線協(xié)議進(jìn)行通信。

但是，由于FF總線協(xié)議非常復(fù)雜，因此FF總線產(chǎn)品開(kāi)發(fā)過(guò)程周期很長(zhǎng)，所需費(fèi)用較高，產(chǎn)品設(shè)計(jì)難度很大。當(dāng)前，F(xiàn)F總線核心技術(shù)基本都掌握在國(guó)外的一些大公司中，我國(guó)對(duì)此FF總線的研究機(jī)構(gòu)寥寥無(wú)幾。目前市場(chǎng)上的FF總線產(chǎn)品主要是FF-H1從站設(shè)備，主站的實(shí)現(xiàn)技術(shù)主要集中在少數(shù)廠商中，實(shí)現(xiàn)成本較高。而且在已有的產(chǎn)品中，F(xiàn)F-H1底層(部分物理層和數(shù)據(jù)鏈路層)也一般集成FF專(zhuān)用芯片(如SMAR公司的FB3050芯片)實(shí)現(xiàn)，即采用“CPU+FF專(zhuān)用芯片”的實(shí)現(xiàn)方式，原有的這種實(shí)現(xiàn)方式，會(huì)導(dǎo)致FF底層功能擴(kuò)展受到限制，CPU軟件程序的實(shí)現(xiàn)也因?qū)Ｓ眯酒涌诘囊?guī)定而受到限制，且專(zhuān)用芯片的維修和更換工序復(fù)雜。

由此可見(jiàn)，如何降低分布式控制系統(tǒng)與智能儀表之間的通信難度的問(wèn)題是本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提供了一種基于FF現(xiàn)場(chǎng)總線的儀表數(shù)據(jù)獲取系統(tǒng)，以解決現(xiàn)有技術(shù)中如何降低分布式控制系統(tǒng)與智能儀表之間的通信難度的問(wèn)題。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種基于FF現(xiàn)場(chǎng)總線的儀表數(shù)據(jù)獲取系統(tǒng)，包括：

與主站連接的CPU，與所述CPU連接的FPGA芯片，所述FPGA芯片通過(guò)FF總線與多個(gè)儀表連接；所述CPU用于控制所述FPGA芯片將所述CPU發(fā)送的信號(hào)轉(zhuǎn)化為目標(biāo)信號(hào)后通過(guò)所述FF總線發(fā)送至各所述儀表以獲取各所述儀表的目標(biāo)數(shù)據(jù)。

優(yōu)選地，所述CPU具體為ZYNQ芯片，所述ZYNQ芯片包括PS側(cè)的兩個(gè)ARM處理器和PL側(cè)的一個(gè)所述FPGA芯片。

優(yōu)選地，還包括：

與所述CPU連接的通信模塊，所述通信模塊用于將所述目標(biāo)數(shù)據(jù)傳輸至移動(dòng)終端。

優(yōu)選地，所述通信模塊具體包括WIFI模塊或藍(lán)牙模塊或GPRS模塊。

優(yōu)選地，所述FPGA芯片包括曼徹斯特編碼器和所述曼徹斯特譯碼器，所述曼徹斯特編碼器用于將所述信號(hào)進(jìn)行編碼后發(fā)送至各所述儀表，所述曼徹斯特譯碼器用于將所述目標(biāo)數(shù)據(jù)進(jìn)行譯碼后發(fā)送至所述CPU。

優(yōu)選地，還包括：

與所述CPU連接的報(bào)警模塊，所述報(bào)警模塊用于當(dāng)所述CPU獲取的所述目標(biāo)數(shù)據(jù)為故障數(shù)據(jù)時(shí)，報(bào)警提示。

優(yōu)選地，還包括：

與所述CPU連接的顯示裝置，所述顯示裝置用于顯示所述目標(biāo)數(shù)據(jù)和報(bào)警信息。

優(yōu)選地，所述報(bào)警模塊具體為蜂鳴器和/或指示燈。

優(yōu)選地，所述目標(biāo)數(shù)據(jù)包括各所述儀表的電信號(hào)，溫度數(shù)據(jù)以及故障數(shù)據(jù)。

優(yōu)選地，所述CPU還集成有存儲(chǔ)模塊，所述存儲(chǔ)模塊用于存儲(chǔ)所述電信號(hào)，所述溫度數(shù)據(jù)以及所述故障數(shù)據(jù)。