[發(fā)明專利]一種基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201811025371.X
• 申請日: 2018-09-04
• 公開（公告）號: CN109189722A
• 公開（公告）日: 2019-01-11
• 發(fā)明（設(shè)計）人: 范福基;郝莉;黃玲;李蒙
• 申請（專利權(quán)）人: 杭州和利時自動化有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

1.一種基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，包括：

與主站連接的CPU，與所述CPU連接的FPGA芯片，所述FPGA芯片通過FF總線與多個儀表連接；所述CPU用于控制所述FPGA芯片將所述CPU發(fā)送的信號轉(zhuǎn)化為目標(biāo)信號后通過所述FF總線發(fā)送至各所述儀表以獲取各所述儀表的目標(biāo)數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，所述CPU具體為ZYNQ芯片，所述ZYNQ芯片包括PS側(cè)的兩個ARM處理器和PL側(cè)的一個所述FPGA芯片。

3.根據(jù)權(quán)利要求1所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，還包括：

與所述CPU連接的通信模塊，所述通信模塊用于將所述目標(biāo)數(shù)據(jù)傳輸至移動終端。

4.根據(jù)權(quán)利要求3所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，所述通信模塊具體包括WIFI模塊或藍(lán)牙模塊或GPRS模塊。

5.根據(jù)權(quán)利要求1所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，所述FPGA芯片包括曼徹斯特編碼器和所述曼徹斯特譯碼器，所述曼徹斯特編碼器用于將所述信號進(jìn)行編碼后發(fā)送至各所述儀表，所述曼徹斯特譯碼器用于將所述目標(biāo)數(shù)據(jù)進(jìn)行譯碼后發(fā)送至所述CPU。

6.根據(jù)權(quán)利要求1所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，還包括：

與所述CPU連接的報警模塊，所述報警模塊用于當(dāng)所述CPU獲取的所述目標(biāo)數(shù)據(jù)為故障數(shù)據(jù)時，報警提示。

7.根據(jù)權(quán)利要求6所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，還包括：

與所述CPU連接的顯示裝置，所述顯示裝置用于顯示所述目標(biāo)數(shù)據(jù)和報警信息。

8.根據(jù)權(quán)利要求6所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，所述報警模塊具體為蜂鳴器和/或指示燈。

9.根據(jù)權(quán)利要求1所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，所述目標(biāo)數(shù)據(jù)包括各所述儀表的電信號，溫度數(shù)據(jù)以及故障數(shù)據(jù)。

10.根據(jù)權(quán)利要求9所述的基于FF現(xiàn)場總線的儀表數(shù)據(jù)獲取系統(tǒng)，其特征在于，所述CPU還集成有存儲模塊，所述存儲模塊用于存儲所述電信號，所述溫度數(shù)據(jù)以及所述故障數(shù)據(jù)。