[發明專利]電可編程熔絲結構及其形成方法

在審

• 申請號: 201811020067.6
• 申請日: 2018-09-03
• 公開（公告）號: CN109244061A
• 公開（公告）日: 2019-01-18
• 發明（設計）人: 高超
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

一種電可編程熔絲結構及其形成方法，所述電可編程熔絲結構包括：半導體襯底；多晶硅結構，位于所述半導體襯底上，所述多晶硅結構包括用于與電源陽極耦接的陽極部、用于與電源陰極耦接的陰極部以及連接所述陽極部和陰極部的連接部；金屬硅化物，位于所述多晶硅結構的表面；其中，所述陽極部摻雜有N型離子，所述陰極部摻雜有P型離子。本發明方案可以降低漏電流的影響，提高編程的讀出結果的準確性，有效減少運算錯誤的發生。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種電可編程熔絲結構及其形成方法。

背景技術

隨著半導體工藝的微小化以及復雜度的提高，半導體元件也變得更容易受到各種缺陷或雜質的影響，而單一導線、二極管或者晶體管等的失效往往導致整個芯片發生缺陷。為了解決這個問題，會在集成電路中形成一些熔絲，以確保集成電路的可利用性。

在現有技術中，電可編程熔絲(Electrically Programmable Fuse，eFuse)為半導體集成電路常用的器件，其中，電可編程熔絲又可以稱為電可編程的硅化物多晶硅熔絲，例如利用電子遷移(Electromigration，EM)特性編程的多晶硅熔絲(Poly Fuse)。并且所述電可編程熔絲可以與邏輯的互補金屬氧化物半導體(CMOS)工藝完全兼容、操作簡單、體積小且能夠提供更高的靈活性。

在現有技術中，所述電可編程熔絲結構可以包括半導體襯底、多晶硅結構以及金屬硅化物。通常設置所述電可編程熔絲結構的第一端與電源陽極耦接，所述電可編程熔絲結構的第二端與電源陰極耦接，以在對電可編程熔絲進行熔斷時，通過輸入電流，熔斷所述電可編程熔絲結構的第一端與第二端之間的金屬硅化物，以切斷所述第一端與第二端之間的電流，完成編程。

然而，電可編程熔絲結構的第一端與第二端之間仍然存在有多晶硅結構，容易導致在讀出操作中形成漏電流，特別是采用摻雜多晶硅(Doped Poly)材料形成所述多晶硅結構時，由于電阻率較低，導致漏電流較大，嚴重時影響編程的讀出結果，導致運算錯誤。

發明內容

本發明解決的技術問題是提供一種電可編程熔絲結構及其形成方法，可以降低漏電流的影響，提高編程的讀出結果的準確性，有效減少運算錯誤的發生。

為解決上述技術問題，本發明實施例提供一種電可編程熔絲結構，包括：半導體襯底；多晶硅結構，位于所述半導體襯底上，所述多晶硅結構包括用于與電源陽極耦接的陽極部、用于與電源陰極耦接的陰極部以及連接所述陽極部和陰極部的連接部；金屬硅化物，位于所述多晶硅結構的表面；其中，所述陽極部摻雜有N型離子，所述陰極部摻雜有P型離子。

可選的，所述電可編程熔絲結構還包括：介質層，覆蓋所述金屬硅化物；導電插塞，位于所述介質層內且穿通所述介質層，并與所述金屬硅化物電連接。

可選的，所述電可編程熔絲結構還包括：襯底介質層，所述襯底介質層位于所述半導體襯底的表面，且所述多晶硅結構位于所述襯底介質層的表面。

可選的，所述襯底介質層為氧化物層、氮化物層或者氧化物和氮化物的堆疊層。

可選的，所述N型離子選自磷離子、砷離子以及銻離子；所述P型離子選自硼離子、鎵離子以及銦離子。

為解決上述技術問題，本發明實施例提供一種電可編程熔絲結構的形成方法，包括：提供半導體襯底；形成多晶硅結構，所述多晶硅結構位于所述半導體襯底上，所述多晶硅結構包括用于與電源陽極耦接的陽極部、用于與電源陰極耦接的陰極部以及連接所述陽極部和陰極部的連接部；向所述陽極部進行N型離子注入；向所述陰極部進行P型離子注入；在所述多晶硅結構的表面，形成金屬硅化物。

可選的，所述電可編程熔絲結構的形成方法還包括：形成介質層，所述介質層覆蓋所述金屬硅化物；在所述介質層內形成導電插塞，所述導電插塞穿通所述介質層，并與所述金屬硅化物電連接。