[發明專利]一種基于FPGA的多路高速AD數據采集和存儲系統

有效

• 申請號: 201811020001.7
• 申請日: 2018-09-03
• 公開（公告）號: CN109408434B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 葉韜;李禮;邢培棟;張效奎;邱賜云;王雨雷;吳春;周正;蘭海洋
• 申請（專利權）人: 上海威固信息技術股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F3/05
• 代理公司: 上海海貝律師事務所 31301
• 代理人: 王文鋒

本發明提供了一種基于FPGA的多路高速AD數據采集和存儲系統，包括：數據接收母板,高速AD采集子板,存儲板,CPU板及底板；本發明在使用JESD204B接口的基礎上同步且高采樣率的多路AD采樣，同時提供足夠的傳輸、存儲帶寬保證采集到的數據的持續存儲，使用同一個FPGA給多個AD發送同步信號，以達到同步的效果；使用多塊SSD組成存儲板，使用多個存儲板共同存儲的技術方案達到連續存儲所需的帶寬指標，滿足了多路高速AD采樣中的多路同步、高速采樣、高速存儲三個目標，在高采樣率高精度的同時也不犧牲存儲時間，具有采樣率高，存儲容量大，同步性好等優點。

技術領域

本發明涉及高速信號數據采集和存儲領域，尤其是在文件系統存儲方面，具體涉及一種基于FPGA的多路高速AD數據采集和存儲系統。

背景技術

AD采樣技術廣泛應用于航空航天、雷達、通信等領域。隨著技術水平的提高，高采樣率和采樣精度的AD采樣芯片使用越來越多，隨之而來的是對數據傳輸速率、存儲帶寬、存儲容量的更高需求。由于并行傳輸的碼間串擾、同步問題等因素，高速AD采樣芯片的數據傳輸已經逐漸從并行傳輸發展為高速串行傳輸，比較常用的AD高速串行接口是JESD204B接口,理論上僅僅單個JESD204B通道即可傳輸5.4GSPS的采樣率16bit采樣精度的數據。

高速AD的數據采集存儲的一個關鍵是高采樣率下的數據接收。一個完整的JESD204B通道含8路高速串行通路，總傳輸速率可達12.8GB/s。在使用不止一個AD或者使用多通道AD芯片時，對于接收端來說會有多個JESD204B通道，需要讓多個JESD204B通道同步且完整的接收和存儲采樣的數據。

高速AD的數據采集存儲的另一個關鍵是多路高采樣率下的數據存儲，如果不能解決多路高速AD采集產生的快速數據的存儲問題，只能選擇犧牲采樣率或者降低采樣精度來保證數據的連續存儲。使用大量DDR緩存是一種解決方案，但由于數據速率極快，16G的DDR3緩存也只能緩存單路JESD204B通道1秒鐘的數據。而單一固態存儲的速度約為500MB/s，遠遠達不到要求。因此，針對目前的技術問題，就需要一種高容量、高存儲帶寬的存儲解決方案。

發明內容

本發明要解決的技術問題是提供一種高速AD的數據采集存儲系統，目的在于實現多通道、高采樣率的AD采集和存儲。

為實現上述目的，本發明采取以下技術方案：

一種基于FPGA的多路高速AD數據采集和存儲系統，其特征在于，包括：

數據接收母板,高速AD采集子板,存儲板,CPU板，底板；

所述數據接收母板由一塊FPGA、時鐘晶振、超低抖動合成器、DDR3顆粒及外圍電路組成；數據接收母板為所述高速AD采集子板提供時鐘和同步信號，通過高速串行接口接收采集數據，通過其上的板載DDR3緩存和同步數據，通過高速串行接口與存儲板進行數據交互，通過其上的PCIE接口連接PC板用于查看數據及接收命令；

所述高速AD采集子板由AD芯片及其外圍控制電路組成；

所述存儲板由一塊FPGA芯片、DDR3顆粒、至少12塊SATA3.0接口的SSD組成，每塊存儲板與數據接收母板有至少4路4x SRIO連接，并通過以太網與所述底板的板載路由器連接；

所述CPU板為一臺板載計算機，通過通用高速串行接口同所述數據接收母板連接，并通過以太網連接底板的板載路由器來連接所述各存儲板；

所述底板包括數據通路和板載路由器，所述數據接收母板、存儲板和CPU板均插在所述底板上。

優選的，所述高速AD采集子板的數量為N個,其中1≤N≤G/40取整數，G為所述數據接收母板所選FPGA中的高速串行收發器的數量；所述存儲板數量為N的兩倍。