[發明專利]一種基于FPGA的多路高速AD數據采集和存儲系統

有效

• 申請號: 201811020001.7
• 申請日: 2018-09-03
• 公開（公告）號: CN109408434B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 葉韜;李禮;邢培棟;張效奎;邱賜云;王雨雷;吳春;周正;蘭海洋
• 申請（專利權）人: 上海威固信息技術股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F3/05
• 代理公司: 上海海貝律師事務所 31301
• 代理人: 王文鋒

1.一種基于FPGA的多路高速AD數據采集和存儲系統，其特征在于，包括：

數據接收母板,高速AD采集子板,存儲板,CPU板，底板；

所述數據接收母板由一塊FPGA、時鐘晶振、超低抖動合成器、DDR3顆粒及外圍電路組成；數據接收母板為所述高速AD采集子板提供時鐘和同步信號，通過高速串行接口接收采集數據，通過其上的板載DDR3緩存和同步數據，通過高速串行接口與存儲板進行數據交互，通過其上的PCIE接口連接PC板用于查看數據及接收命令；

所述高速AD采集子板由AD芯片及其外圍控制電路組成；

所述存儲板由一塊FPGA芯片、DDR3顆粒、至少12塊SATA3.0接口的SSD組成，每塊存儲板與數據接收母板有至少4路4x SRIO連接，并通過以太網與所述底板的板載路由器連接；

所述CPU板為一臺板載計算機，通過高速串行總線同所述數據接收母板連接，并通過以太網連接底板的板載路由器來連接所述各存儲板；

所述底板包括數據通路和板載路由器，所述數據接收母板、存儲板和CPU板均插在所述底板上。

2.根據權利要求1所述的一種基于FPGA的多路高速AD數據采集和存儲系統，其特征在于，包括：

所述高速AD采集子板的數量為N個,其中1≤N≤G/40取整數，G為所述數據接收母板所選FPGA中的高速串行收發器的數量；所述存儲板數量為N的兩倍；

所述數據接收母板為N個高速AD采集子板提供時鐘和同步信號,通過JESD204B高速串行接口接收采集數據,通過至少8*N路4x SRIO高速串行接口與存儲板進行數據交互。

3.根據權利要求1所述的一種基于FPGA的多路高速AD數據采集和存儲系統，其特征在于，包括：所述高速AD采集子板中的AD芯片采樣數據量最高為10GB/s，AD的采樣數據通過JESD204B發送給數據接收母板，高速AD采集子板使用來自數據接收母板的同源時鐘和相同的同步信號。

4.根據權利要求1所述的一種基于FPGA的多路高速AD數據采集和存儲系統，其特征在于，包括：所述存儲板中的SATA3.0接口的SSD數量為16塊。

5.根據權利要求1至4中任一項所述的一種基于FPGA的多路高速AD數據采集和存儲系統，其特征在于，包括：所述CPU板通過PCIE接口同所述數據接收母板連接。