[發明專利]一種擊穿測試結構、顯示面板和擊穿測試方法

有效

• 申請號: 201810995027.7
• 申請日: 2018-08-29
• 公開（公告）號: CN109116198B
• 公開（公告）日: 2021-01-08
• 發明（設計）人: 劉振定;左博文;安亞斌;藺聰
• 申請（專利權）人: 京東方科技集團股份有限公司;綿陽京東方光電科技有限公司
• 主分類號: G01R31/12
• 分類號: G01R31/12
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

本發明提供了一種擊穿測試結構、顯示面板和擊穿測試方法。所述結構包括：基底；有源層，所述有源層設置在所述基底上；柵絕緣層，所述柵絕緣層設置在所述有源層上，所述柵絕緣層與所述有源層邊沿對應的區域為爬坡區，位于所述爬坡區內部的區域為平面區；柵極層，所述柵極層設置在所述柵絕緣層上，包括相接的第一柵部和第二柵部，所述第一柵部覆蓋所述平面區，所述第二柵部覆蓋所述爬坡區，所述第一柵部和/或第二柵部為鏤空圖案以露出所述柵絕緣層。通過本發明實施例，在測試柵絕緣層的擊穿電壓時，可以根據擊穿位置確定平面區和爬坡區哪一個被擊穿，以及哪一個先被擊穿，并且可以根據擊穿現象準確得知柵絕緣層的膜層狀況。

技術領域

本發明涉及顯示技術領域，特別是涉及一種擊穿測試結構、顯示面板和擊穿測試方法。

背景技術

近幾年，隨著OLED(Organic Light-Emitting Diode，有機發光二極管)產品的發展，OLED產品的制程越來越復雜，前層工藝的好壞將直接影響后續的制程，甚至影響到整個工藝流程。在這種發展趨勢下，量測每一層的工藝就顯得越來越重要。

圖1a和圖1b示出了目前測試GI(Gate Insulation，柵絕緣層)擊穿電壓的結構，圖1a為TFT(Thin Film Transistor，薄膜場效應晶體管)的平面圖，圖1b為圖1a虛線處的剖面圖，在源/漏極11和柵極13上施加電壓，得到柵絕緣層12的擊穿電壓。但是，在柵絕緣層12擊穿時，不能確定是平面區121被擊穿還是爬坡區122被擊穿，因此柵絕緣層膜層狀況的測試結果不準確。

發明內容

本發明提供一種擊穿測試結構、顯示面板和擊穿測試方法，以解決現有測試結構對膜層狀況的測試結果不準確的問題。

為了解決上述問題，本發明公開了一種擊穿測試結構，所述結構包括：

基底

有源層，所述有源層設置在所述基底上；

柵絕緣層，所述柵絕緣層設置在所述有源層上，所述柵絕緣層與所述有源層邊沿對應的區域為爬坡區，位于所述爬坡區內部的區域為平面區；

柵極層，所述柵極層設置在所述柵絕緣層上，包括相接的第一柵部和第二柵部，所述第一柵部覆蓋所述平面區，所述第二柵部覆蓋所述爬坡區，所述第一柵部和/或第二柵部為鏤空圖案以露出所述柵絕緣層。

可選地，所述鏤空圖案為梳狀圖形。

可選地，第一信號傳輸線，與所述有源層同層設置，并與所述有源層相連；

第二信號傳輸線，與所述柵極層同層設置，并與所述第二柵部相連；

所述第一信號傳輸線和所述第二信號傳輸線均具有端部，并且所述第一信號傳輸線的端部和所述第二信號傳輸線的端部均露出上表面。

可選地，所述有源層和所述第一信號傳輸線均為摻雜有P型雜質的多晶硅層；

所述第一信號傳輸線中的P型雜質濃度，高于被所述柵極層覆蓋的所述有源層中的P型雜質濃度。

可選地，所述柵絕緣層為氧化硅層；

所述柵極層為金屬層。

本發明實施例又提供了一種顯示面板，所述顯示面板包括如上述的擊穿測試結構。

本發明實施例還提供了一種擊穿測試方法，應用于上述的擊穿測試結構，所述擊穿測試結構包括基底、有源層、柵絕緣層和柵極層，所述柵絕緣層包括爬坡區和平面區，所述柵極層包括第一柵部和第二柵部，所述第一柵部和/或所述第二柵部為鏤空圖案，所述方法包括：

在所述有源層和所述柵極層上施加電壓，其中，所述電壓逐漸增大；

在所述柵絕緣層被擊穿時，確定擊穿電壓；