[發(fā)明專利]一種屏蔽柵DMOS器件

有效

• 申請?zhí)枺?/td>: 201810993531.3
• 申請日: 2018-08-29
• 公開（公告）號(hào): CN109119468B
• 公開（公告）日: 2021-11-23
• 發(fā)明（設(shè)計(jì)）人: 高巍;何文靜;任敏;蔡少峰;李澤宏;張金平;張波
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H01L29/423
• 分類號(hào): H01L29/423;H01L29/78
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 敖歡;葛啟函

一種屏蔽柵DMOS器件，屬于功率半導(dǎo)體技術(shù)領(lǐng)域，本發(fā)明在控制柵電極和屏蔽柵電極之間設(shè)置一個(gè)額外的浮空柵電極，各電極之間由介質(zhì)層相互隔離，由于引進(jìn)了位置可調(diào)的浮空柵電極，器件的柵源電容得以減小，且柵源電容與柵漏電容的比值可調(diào)，同時(shí)浮空柵電極和接地的屏蔽柵電極的結(jié)合使得第一導(dǎo)電類型半導(dǎo)體漂移區(qū)內(nèi)部的電場更加均勻地分布，因此本發(fā)明提出的一種屏蔽柵DMOS器件，減小了器件的開關(guān)損耗，提高了器件開關(guān)速度和耐壓水平，改善了導(dǎo)通電阻和開關(guān)損耗的矛盾關(guān)系。

技術(shù)領(lǐng)域

本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種屏蔽柵DMOS器件。

背景技術(shù)

功率半導(dǎo)體器件是進(jìn)行功率處理的半導(dǎo)體器件，其結(jié)合微電子技術(shù)與電力電子技術(shù)，構(gòu)成了電力電子技術(shù)的基礎(chǔ)和核心。功率MOSFET因其開關(guān)速度快、輸入阻抗高、損耗小、驅(qū)動(dòng)簡單、頻率特性好等優(yōu)點(diǎn)，在功率變換領(lǐng)域起到重要作用，其發(fā)展過程是在保持自身優(yōu)點(diǎn)的基礎(chǔ)上不斷提高耐壓降低損耗的過程。傳統(tǒng)的VDMOS器件是一種采用雙擴(kuò)散工藝的平面結(jié)構(gòu)，它是第一個(gè)成功商業(yè)應(yīng)用的功率MOSFET，對(duì)功率MOSFET的發(fā)展起到了關(guān)鍵的推動(dòng)作用，但是其內(nèi)部JFET區(qū)的存在使器件的導(dǎo)通電阻較大，是功率器件的發(fā)展所不希望的，這為槽柵功率器件的發(fā)展提供了機(jī)會(huì)。Trench MOSFET(TMOS)采用U型溝槽結(jié)構(gòu)，導(dǎo)電溝道為縱向溝道，元胞密度高，電流處理能力大，因?yàn)槠浣Y(jié)構(gòu)中消除了JFET區(qū)而使器件導(dǎo)通損耗較低而發(fā)展起來，廣泛應(yīng)用于低壓領(lǐng)域。

在低壓和超低壓方向，漏源通態(tài)電阻Rds(on)和柵電荷Qg是兩個(gè)重要參數(shù)。減小Rds(on)有利于降低通態(tài)損耗，減小Qg則有利于降低開關(guān)損耗。但是，對(duì)于傳統(tǒng)TMOS來說，這兩個(gè)參數(shù)的優(yōu)化存在一定的矛盾關(guān)系。為了提高TMOS的性能，國內(nèi)外提出了屏蔽柵DMOS(Shield-gate DMOSFET，SGT MOS)結(jié)構(gòu)，如圖1所示，上層多晶硅為控制柵，控制器件溝道的導(dǎo)通與截止，下層多晶硅為屏蔽柵(Shield)，作為“體內(nèi)場板”來調(diào)節(jié)漂移區(qū)的電場，使其分布更加均勻，所以SGT結(jié)構(gòu)通常具有更低的導(dǎo)通電阻和更高的擊穿電壓。下層的多晶硅屏蔽柵通常接源極電位，因此與普通TMOS結(jié)構(gòu)相比，SGT具有較小的柵漏電容，很大程度上減小了開關(guān)損耗。但是，柵漏電容的減小又會(huì)使器件在遭遇較大的開啟或關(guān)斷漏源尖鋒電壓時(shí)更易發(fā)生失效，使器件可靠性降低。另外，由于SGT下層多晶硅屏蔽柵的存在增大了柵極與源極的覆蓋面積，致使該結(jié)構(gòu)的柵源電容較大。并且常規(guī)SGT導(dǎo)通電阻的減小依賴于較大的元胞密度，隨著元胞尺寸的減小，器件的柵源電容將不斷增大，器件需要更大的柵驅(qū)動(dòng)信號(hào)才能正常開啟，導(dǎo)致開關(guān)速度減慢、開關(guān)損耗增大等問題。因此導(dǎo)通電阻減小的同時(shí)會(huì)使柵源電容增大，而減小柵漏電容的同時(shí)又會(huì)使器件的可靠性降低，因此需要合理調(diào)節(jié)柵源電容和柵漏電容的比值，改善導(dǎo)通電阻和開關(guān)損耗的矛盾關(guān)系。

發(fā)明內(nèi)容

鑒于上文所述，本發(fā)明針對(duì)常規(guī)的屏蔽柵功率器件的柵源電容較大而影響開關(guān)速度和開關(guān)損耗的問題，提供了一種新型的屏蔽柵DMOS器件，通過在控制柵電極和屏蔽柵電極之間設(shè)置一個(gè)額外的浮空柵電極，使其電位浮空，且該電極位置通過合理調(diào)節(jié)后得到一個(gè)合適的柵源電容，來降低器件開關(guān)損耗，提高器件開關(guān)速度和耐壓能力，改善導(dǎo)通電阻和開關(guān)損耗的矛盾關(guān)系。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：