[發(fā)明專利]一種屏蔽柵DMOS器件

有效

• 申請?zhí)枺?/td>: 201810993531.3
• 申請日: 2018-08-29
• 公開（公告）號: CN109119468B
• 公開（公告）日: 2021-11-23
• 發(fā)明（設(shè)計）人: 高巍;何文靜;任敏;蔡少峰;李澤宏;張金平;張波
• 申請（專利權(quán)）人: 電子科技大學
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡;葛啟函

1.一種屏蔽柵DMOS器件，其特征在于：包括自下而上依次層疊設(shè)置的金屬化漏極(1)、第一導電類型半導體重摻雜襯底(2)、第一導電類型半導體漂移區(qū)(3)和金屬化源極(13)；所述第一導電類型半導體漂移區(qū)(3)上層具有槽柵結(jié)構(gòu)和第二導電類型半導體體區(qū)(4)，所述第二導電類型半導體體區(qū)(4)位于槽柵結(jié)構(gòu)兩側(cè)且與槽柵結(jié)構(gòu)接觸；所述第二導電類型半導體體區(qū)(4)的上層具有第二導電類型半導體重摻雜接觸區(qū)(5)和第一導電類型半導體重摻雜源區(qū)(6)，所述第一導電類型半導體重摻雜源區(qū)(6)與槽柵結(jié)構(gòu)接觸；第二導電類型半導體重摻雜接觸區(qū)(5)、第一導電類型半導體重摻雜源區(qū)(6)和槽柵結(jié)構(gòu)的上表面均與金屬化源極(13)接觸；所述槽柵結(jié)構(gòu)中具有絕緣介質(zhì)層和被絕緣介質(zhì)層完全包裹的控制柵電極(7)、浮空柵電極(8)和屏蔽柵電極(9)；所述絕緣介質(zhì)層自上而下依次為第一介質(zhì)層(10)、第二介質(zhì)層(11)和第三介質(zhì)層(12)；所述控制柵電極(7)位于第一介質(zhì)層(10)中，所述浮空柵電極(8)位于第二介質(zhì)層(11)中，所述屏蔽柵電極(9)位于第三介質(zhì)層(12)中，且上表面與第二介質(zhì)層(11)接觸，下表面與第三介質(zhì)層(12)接觸；所述控制柵電極(7)上表面的結(jié)深小于第一導電類型半導體重摻雜源區(qū)(6)下表面的結(jié)深，控制柵電極(7)下表面的結(jié)深大于第二導電類型半導體體區(qū)(4)下表面的結(jié)深；

屏蔽柵電極(9)和第三介質(zhì)層(12)延伸至第一導電類型半導體漂移區(qū)(3)底部，使屏蔽柵電極(9)位于第三介質(zhì)層(12)內(nèi)部，第三介質(zhì)層(12)的下表面與第一導電類型半導體重摻雜襯底(2)相接觸；

所述浮空柵電極(8)的形狀為倒U型；

所述第一介質(zhì)層(10)為高K材料，第三介質(zhì)層(12)為低K材料，第二介質(zhì)層(11)的介電常數(shù)介于第一介質(zhì)層(10)和第三介質(zhì)層(12)之間。

2.根據(jù)權(quán)利要求1所述的一種屏蔽柵DMOS器件，其特征在于：所述第一導電類型半導體為N型半導體，第二導電類型半導體為P型半導體。

3.根據(jù)權(quán)利要求1所述的一種屏蔽柵DMOS器件，其特征在于：所述第一導電類型半導體為P型半導體，第二導電類型半導體為N型半導體。