[發明專利]半導體器件及其制作方法

有效

• 申請號: 201810990657.5
• 申請日: 2018-08-28
• 公開（公告）號: CN109148362B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 曾甜
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供了一種半導體器件及其制作方法。本發明在第二晶圓的第二金屬層上方形成統一金屬層，所述統一金屬層與所述第二金屬層電連接，并且，所述統一金屬層與所述第一金屬層的材質相同，如此一來，后續形成的TSV孔同時暴露出的統一金屬層和第一金屬層材質是相同的，刻蝕工藝時比較容易控制過刻蝕的程度，并且可以避免清洗工藝時清洗劑的交叉污染。另外，互連層與所述第一金屬層和所述統一金屬層電連接時，由于統一金屬層與所述第一金屬層的材質相同，互連層與二者的接觸性能較好。

技術領域

本發明屬于集成電路制造技術領域，具體涉及半導體器件及其制作方法。

背景技術

TSV(Through Silicon Via，硅通孔)技術是通過在晶圓和晶圓之間制造垂直導通，實現晶圓之間互連的新技術，其能在三維方向使得堆疊密度更大。實際制程中，常通過在TSV孔中填充互連層分別與同時暴露的不同晶圓的金屬層電連接實現晶圓間互連。然而，要互連的不同晶圓各自所含的金屬層材質不同的情況時有發生(如一個晶圓含的金屬層材質為銅，而另一晶圓所含的金屬層材質為鋁)，發明人發現，這會增加刻蝕工藝的難度，導致清洗工藝交叉污染，且易導致互連層與金屬層接觸性能較差。

發明內容

本發明的目的在于，降低同時暴露不同晶圓上的金屬層的刻蝕工藝的難度。

本發明的另一目的在于，解決清洗工藝帶來的交叉污染問題。

本發明的又一目的在于，提高互連層與金屬層的接觸性能，增強半導體器件的穩定性。

為解決上述技術問題，本發明提供一種半導體器件制作方法，包括：

提供第一晶圓和第二晶圓，所述第一晶圓包括第一襯底、位于所述第一襯底上的第一絕緣層、嵌設于所述第一絕緣層中的第一金屬層和位于所述第一金屬層上的第一鈍化層，所述第二晶圓包括第二襯底、位于所述第二襯底上的第二絕緣層、嵌設于所述第二絕緣層中的第二金屬層，所述第二金屬層與所述第一金屬層材質不同；

形成統一金屬層和第二鈍化層，所述統一金屬層位于所述第二金屬層上方并與所述第二金屬層電連接，所述統一金屬層與所述第一金屬層的材質相同，所述第二鈍化層位于所述統一金屬層上；

鍵合所述第一晶圓和第二晶圓，所述第一鈍化層面向所述第二鈍化層；

形成TSV孔，所述TSV孔貫穿所述第一晶圓和所述第二鈍化層，所述TSV孔位于所述統一金屬層上方并暴露出所述統一金屬層和所述第一金屬層；以及，

形成互連層，所述互連層填充所述TSV孔，所述互連層與所述第一金屬層和所述統一金屬層電連接。

可選地，在所述的半導體器件制作方法中，形成統一金屬層的步驟具體包括：

形成第一隔離層，所述第一隔離層覆蓋所述第二金屬層；

形成接觸孔，所述接觸孔貫穿所述第一隔離層并位于所述第二金屬層上方；

形成插塞，所述插塞填充所述接觸孔并與所述第二金屬層電連接；

形成第二隔離層，所述第二隔離層覆蓋所述第一隔離層和所述插塞；

形成開口，所述開口貫穿所述第二隔離層并位于所述插塞上方；

形成統一金屬層，所述統一金屬層填充所述開口并覆蓋所述第二隔離層的表面；以及，

執行化學機械拋光工藝以去除所述第二隔離層表面的統一金屬層。

可選地，在所述的半導體器件制作方法中，所述第二晶圓還包括第三鈍化層，所述第二鈍化層位于所述第二金屬層上，形成統一金屬層和第二鈍化層之前，還包括：

刻蝕去除所述第三鈍化層以暴露出所述第二金屬層。