[發明專利]半導體器件及其制作方法

有效

• 申請號: 201810990657.5
• 申請日: 2018-08-28
• 公開（公告）號: CN109148362B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 曾甜
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

1.一種半導體器件制作方法，其特征在于，包括：

提供第一晶圓和第二晶圓，所述第一晶圓包括第一襯底、位于所述第一襯底上的第一絕緣層、嵌設于所述第一絕緣層中的第一金屬層和位于所述第一金屬層上的第一鈍化層，所述第二晶圓包括第二襯底、位于所述第二襯底上的第二絕緣層、嵌設于所述第二絕緣層中的第二金屬層，所述第二金屬層與所述第一金屬層材質不同；

形成統一金屬層和第二鈍化層，所述統一金屬層位于所述第二金屬層上方并與所述第二金屬層電連接，所述統一金屬層與所述第一金屬層的材質相同，所述第二鈍化層位于所述統一金屬層上；

鍵合所述第一晶圓和第二晶圓，所述第一鈍化層面向所述第二鈍化層；

形成TSV孔，所述TSV孔貫穿所述第一晶圓和所述第二鈍化層，所述TSV孔位于所述統一金屬層上方并暴露出所述統一金屬層和所述第一金屬層；以及，

形成互連層，所述互連層填充所述TSV孔，所述互連層與所述第一金屬層和所述統一金屬層電連接。

2.如權利要求1所述的一種半導體器件制作方法，其特征在于，形成統一金屬層的步驟具體包括：

形成第一隔離層，所述第一隔離層覆蓋所述第二金屬層；

形成接觸孔，所述接觸孔貫穿所述第一隔離層并位于所述第二金屬層上方；

形成插塞，所述插塞填充所述接觸孔并與所述第二金屬層電連接；

形成第二隔離層，所述第二隔離層覆蓋所述第一隔離層和所述插塞；

形成開口，所述開口貫穿所述第二隔離層并位于所述插塞上方；

形成統一金屬層，所述統一金屬層填充所述開口并覆蓋所述第二隔離層的表面；以及，

執行化學機械拋光工藝以去除所述第二隔離層表面的統一金屬層。

3.如權利要求1或2所述的一種半導體器件制作方法，其特征在于，所述第二晶圓還包括第三鈍化層，所述第二鈍化層位于所述第二金屬層上，形成統一金屬層和第二鈍化層之前，還包括：

刻蝕去除所述第三鈍化層以暴露出所述第二金屬層。

4.如權利要求1或2所述的一種半導體器件制作方法，其特征在于，形成TSV孔的步驟具體包括：

形成第一開孔，所述第一開孔貫穿部分所述第一襯底并位于所述統一金屬層的上方；

形成第二開孔，所述第二開孔貫穿所述第一晶圓和所述第二鈍化層并暴露出所述統一金屬層，所述第二開孔與所述第一開孔連通；以及，

形成第三開孔，所述第三開孔貫穿所述第一襯底和部分所述第一絕緣層，暴露出部分所述第一金屬層，所述第三開孔與所述第一開孔和所述第二開孔連通，所述第三開孔的孔徑大于所述第二開孔的孔徑且小于所述第一開孔的孔徑，所述第一開孔、所述第二開孔和所述第三開孔組合形成所述TSV孔。

5.如權利要求1或2所述的一種半導體器件制作方法，其特征在于，形成互連層之前，還包括：

形成阻擋層，所述阻擋層覆蓋所述TSV孔的側壁和底面，并暴露所述第一金屬層。

6.如權利要求1或2所述的一種半導體器件制作方法，其特征在于，所述互連層為銅互連層，形成互連層的步驟具體包括：

采用電鍍的方式形成銅互連層，所述銅互連層填充所述TSV孔并覆蓋所述第一襯底的表面；以及

執行化學機械拋光工藝以去除所述第一襯底表面的銅互連層。

7.如權利要求1或2所述的一種半導體器件制作方法，其特征在于，所述互連層為銅互連層，形成互連層的步驟具體包括：

將若干直徑與所述TSV孔直徑相當的銅芯焊料球放入所述TSV孔中；以及，

使所述銅芯焊料球熔化回流填充所述TSV孔。