[發明專利]具有垂直結構電容元件的集成電路及其制造方法

有效

• 申請號: 201810981962.8
• 申請日: 2018-08-27
• 公開（公告）號: CN109427796B
• 公開（公告）日: 2023-05-12
• 發明（設計）人: A·馬扎基;A·雷尼耶;S·尼埃爾;Q·休伯特;T·卡鮑特
• 申請（專利權）人: 意法半導體（克洛爾2）公司;意法半導體(魯塞)公司
• 主分類號: H10B41/30
• 分類號: H10B41/30;H01L23/64
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種集成電路，包括：

半導體襯底，包含摻雜有第一導電類型的至少一個半導體阱；

電容元件，包括：

至少一個溝槽，從所述半導體襯底的第一側垂直延伸到所述至少一個半導體阱中，所述至少一個溝槽包括包覆有絕緣包層的導電中心部分；

第一導電層，覆蓋位于所述第一側上的第一絕緣層；和

第二導電層，覆蓋位于所述第一導電層上的第二絕緣層；

其中所述導電中心部分和所述第一導電層電耦合以形成所述電容元件的第一電極；

其中所述第二導電層和所述至少一個半導體阱電耦合以形成所述電容元件的第二電極；和

其中所述絕緣包層、所述第一絕緣層和所述第二絕緣層形成所述電容元件的介電區域。

2.根據權利要求1所述的集成電路，其中所述第一絕緣層將所述導電中心部分和所述絕緣包層與所述第一導電層分開而不進行物理接觸。

3.根據權利要求1所述的集成電路，還包括在所述半導體襯底中的輔助半導體層，所述輔助半導體層被配置為在所述至少一個半導體阱中形成少數載流子源。

4.根據權利要求3所述的集成電路，其中所述輔助半導體層摻雜有與所述第一導電類型相反的第二導電類型，并且還包括所述輔助半導體層的耦合部以接收偏置電壓。

5.根據權利要求4所述的集成電路，其中所述輔助半導體層包括：

在所述至少一個半導體阱下方并且在所述至少一個溝槽下方的掩埋層，以及

從所述第一側延伸到所述掩埋層的接觸段。

6.根據權利要求5所述的集成電路，其中所述輔助半導體層包括輔助接觸區域，所述輔助接觸區域與所述第一側齊平并且電耦合到所述第二電極。

7.根據權利要求5所述的集成電路，其中所述至少一個溝槽還包括位于所述溝槽的底部和所述掩埋層之間的所述第二導電類型的注入區域。

8.根據權利要求3所述的集成電路，其中所述輔助半導體層與所述至少一個半導體阱中的所述第一側齊平。

9.根據權利要求8所述的集成電路，其中所述輔助半導體層包括從所述第一側延伸并且電耦合到所述第二電極的輔助接觸區域。

10.根據權利要求1所述的集成電路，還包括：

存儲器裝置，包括具有多個非易失性存儲器單元的存儲器平面，每個非易失性存儲器單元包括包含垂直柵極的存取晶體管和浮柵晶體管，其中所述至少一個溝槽的深度基本上等于所述垂直柵極的深度。

11.根據權利要求10所述的集成電路，其中所述垂直柵極包括包覆有柵極電介質的柵極材料，其中所述導電中心部分的材料是與所述柵極材料相同的材料，并且其中所述絕緣包層的材料是與所述柵極電介質相同的材料。

12.根據權利要求10所述的集成電路，其中所述浮柵晶體管包括雙柵結構，所述雙柵結構包括隧道氧化物、導電浮柵、控制柵極電介質和導電控制柵極，并且其中所述第一絕緣層、所述第一導電層、所述第二絕緣層和所述第二導電層形成具有與所述雙柵結構的材料和布置相同的材料和布置的結構。

13.根據權利要求10所述的集成電路，還包括與半導體襯底的所述第一側齊平的輔助半導體層，所述輔助半導體層被配置為在所述至少一個半導體阱中形成少數載流子源。

14.根據權利要求1所述的集成電路，其中所述溝槽具有平行于所述第一側延伸的寬度，所述寬度在5nm和500nm之間。

15.根據權利要求1所述的集成電路，其中所述溝槽具有垂直于所述第一側延伸的深度，所述深度在300nm和700nm之間。