[發明專利]一種半導體器件的形成方法

在審

• 申請號: 201810974948.5
• 申請日: 2018-08-24
• 公開（公告）號: CN110858536A
• 公開（公告）日: 2020-03-03
• 發明（設計）人: 武沂泊;薛興濤;楊恭美;何智清
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/60
• 代理公司: 北京睿派知識產權代理事務所(普通合伙) 11597
• 代理人: 劉鋒;方巖

1.一種半導體器件的形成方法，其特征在于，包括：

提供第一半導體襯底，在所述第一半導體襯底的正面形成有通孔結構，所述通孔結構包括形成在通孔底部和側壁的介質層和填充在所述介質層上的導電層；

將所述第一半導體襯底的正面連接到第二半導體襯底；

采用第一平坦化工藝減薄所述第一半導體襯底的背面；

在所述第一半導體襯底的背面進行選擇性刻蝕，去除所述第一半導體襯底的部分襯底材料以露出所述通孔結構的底部，其中，所述第一半導體襯底的材料相對于介質層材料具有更高的刻蝕選擇比；

在刻蝕后的所述第一半導體襯底的背面上沉積隔離層；

采用第二平坦化工藝減薄所述隔離層并去除所述通孔結構底部的介質層，以露出所述通孔結構中的導電層。

2.根據權利要求1所述的方法，其特征在于，所述介質層包括依次疊置的氧化層和阻擋層。

3.根據權利要求2所述的方法，其特征在于，在所述選擇性刻蝕工藝中，去除襯底材料的同時保持所述阻擋層不被露出。

4.根據權利要求2所述的方法，其特征在于，所述選擇性刻蝕工藝的工藝條件被設置為使得所述第一半導體襯底的材料相對于所述阻擋層材料具有更高的刻蝕選擇比。

5.根據權利要求2所述的方法，其特征在于，所述阻擋層的材料為氮化鉭(TaN)和/或碳氮化鉭(TaCN)。

6.根據權利要求1所述的方法，其特征在于，所述導電結構的材料為銅；

所述第一半導體襯底的材料為硅；所述通孔結構為硅通孔。

7.根據權利要求1所述的方法，其特征在于，所述第一平坦化工藝減薄所述第一半導體襯底的背面的厚度被控制使得所述通孔結構不被露出。

8.根據權利要求1所述的方法，其特征在于，所述第一平坦化工藝包括研磨減薄和化學機械拋光。

9.根據權利要求1所述的方法，其特征在于，所述選擇性刻蝕所述第一半導體襯底的方法包括一次或多次深反應離子刻蝕。

10.根據權利要求1所述的方法，其特征在于，所述沉積隔離層的方法為交替沉積氧化層和氮化層。

11.根據權利要求1所述的方法，其特征在于，所述第二平坦化工藝為化學機械拋光。

12.根據權利要求1所述的方法，其特征在于，所述選擇性刻蝕的刻蝕深度被配置為使得刻蝕后的第一半導體襯底的高度小于所述導電層的高度。