[發明專利]一種電源波動對DDR4信號影響的分析方法與系統

在審

• 申請號: 201810972272.6
• 申請日: 2018-08-21
• 公開（公告）號: CN109117568A
• 公開（公告）日: 2019-01-01
• 發明（設計）人: 劉法志
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 李修杰

本發明提供了一種電源波動對DDR4信號影響的分析方法與系統，包括：S1、根據系統拓撲結構建立電源擾動模型；S2、設定電源參數，仿真電源波動情況；S3、提取DDR走線的S參數，搭建鏈路，進行信號仿真；S4、根據信號仿真眼圖，比對在有無電源波動下信號的質量。本發明通過設置電源波動，并在電源波動下進行DDR信號仿真，通過信號眼圖確定電源波動對信號質量的影響情況。在非理想電源分配系統中，直接得到DDR信號在電源波動情況下信號眼圖情況，直觀的表達出有無信號的仿真眼圖。解決了現有技術中缺乏對電源波動下對DDR信號影響研究的問題，實現分析電源波動對信號質量的影響情況，益于后期對電源波動進行消除，提高信號質量。

技術領域

本發明涉及信號傳輸技術領域，特別是一種電源波動對DDR4信號影響的分析方法與系統。

背景技術

DDR，英文全稱為：Dual Data Rate，是一種雙倍速率同步動態隨機存儲器。嚴格的說，DDR應該叫DDR SDRAM，人們習慣稱為DDR，其中，SDRAM是Synchronous Dynamic RandomAccess Memory的縮寫，即同步動態隨機存取存儲器，而DDR SDRAM是Double Data RateSDRAM的縮寫，是雙倍速率同步動態隨機存儲器的意思。

DDR4內存頻率與帶寬提升明顯：頻率方面，DDR3內存起始頻率為800，最高頻率達到了2133。DDR4內存起始頻率就達到了2133，量產產品最高頻率達到了3000，從內存頻率來看，DDR4相比DDR3提升很大。帶寬方面，DDR4內存的每個針腳都可以提供2Gbps(256MB/S)的帶寬，DDR4-3200那就是51.2GB/s，比之DDR3-1866高出了超過70％。綜合來看，DDR4內存性能最大幅度可比DDR3提升高達70％，甚至更高，任何電源的波動都會對DDR4信號造成很大的影響。

現有技術中對于電源波動對DDR的信號完整性的影響，并沒有相關的研究，僅僅通過經驗進行判斷。

發明內容

本發明的目的是提供一種電源波動對DDR4信號影響的分析方法與系統，旨在解決現有技術中電源波動對DDR4信號質量造成干擾的問題，獲得電源波動對DDR4信號的影響情況，實現降低DDR4信號干擾，提升信號質量。

為達到上述技術目的，本發明提供了一種電源波動對DDR4信號影響的分析方法，包括以下步驟：

S1、根據系統拓撲結構建立電源擾動模型；

S2、設定電源參數，仿真電源波動情況；

S3、提取DDR走線的S參數，搭建鏈路，進行信號仿真；

S4、根據信號仿真眼圖，比對在有無電源波動下信號的質量。

優選地，所述DDR走線包括始終信號線CLK、數據信號線DQ、數據選通信號線DQS、數據掩碼信號線DM、地址信號線ADDR以及控制信號線。

優選地，所述時鐘信號線CLK的長度要求為：

CLK信號線的長度最長不能超過4inch；

CLK差分對信號走線嚴格走差分，差分對內部走線的長度差要小于5mil；

DDR走線線寬和線間距不能小于4mil。

優選地，所述數據信號線DQ走線長度以DQS作為參考，長度偏差小于50mil。

優選地，所述數據選通信號線DQS的長度要求為：

DQS差分對內部兩根信號線等長，差分走線長度偏差小于5mil；

DQS以CLK時鐘走線長度為參照進行走線，其走線長度相對于CLK的走線長度，允許的偏差為±250mil。