[發明專利]具有降低的基線刷新速率與對弱單元的附加刷新的存儲器芯片在審
| 申請號： | 201810972059.5 | 申請日： | 2018-08-24 |
| 公開（公告）號： | CN109559770A | 公開（公告）日： | 2019-04-02 |
| 發明（設計）人： | 姜郁成;J.B.哈爾伯特 | 申請（專利權）人： | 英特爾公司 |
| 主分類號： | G11C11/406 | 分類號： | G11C11/406 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 陳曉;閆小龍 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 存儲器芯片 基線 存儲單元 弱存儲 命令序列 電荷 弱單元 耗盡 特性確定 應用 | ||
1.一種存儲器芯片，包括：
存儲單元陣列；
嵌入式存儲器電路，用以存儲標識所述存儲單元中的弱存儲單元的信息，所述弱存儲單元比所述存儲單元中的其他存儲單元更快地耗盡其電荷；
特殊刷新請求邏輯電路，耦合到所述嵌入式存儲器電路，所述特殊刷新請求邏輯電路用以代表所述存儲單元中的弱存儲單元向存儲器控制器發送特殊刷新請求，以便比所述存儲單元中的其他存儲單元更頻繁地刷新所述存儲單元中的弱存儲單元。
2.根據權利要求1所述的存儲器芯片，其中，所述存儲器芯片包括為所述特殊刷新請求保留的輸出。
3.根據權利要求1所述的存儲器芯片，其中，所述輸出是在JEDEC存儲器通道標準中指定的。
4.根據權利要求1所述的存儲器芯片，其中，所述存儲器芯片還包括命令解碼邏輯電路，用以解碼由所述存儲器控制器響應于特殊刷新命令而發送的刷新命令。
5.根據權利要求4所述的存儲器芯片，其中，所述命令解碼邏輯要耦合到存儲器通道的CA總線。
6.根據權利要求5所述的存儲器芯片，其中，所述存儲器通道的規范是在JEDEC工業標準中定義的。
7.根據權利要求1所述的存儲器芯片，其中，所述存儲器芯片還包括行錘擊檢測邏輯電路。
8.根據權利要求7所述的存儲器芯片，其中，所述特殊刷新請求邏輯被耦合到所述行錘擊檢測邏輯電路，以在所述行錘擊檢測邏輯檢測到行錘擊狀況時向所述存儲器控制器發送特殊刷新請求。
9.一種計算系統，包括：
多個處理核；
系統存儲器控制器；
系統存儲器，耦合到所述系統存儲器，所述系統存儲器包括存儲器芯片，所述存儲器芯片包括下面的a），b）和c）：
a）存儲單元陣列；
b）嵌入式存儲器電路，用以存儲標識所述存儲單元中的弱存儲單元的信息，所述弱存儲單元比所述存儲單元中的其他存儲單元更快地耗盡其電荷；
c）特殊刷新請求邏輯電路，耦合到所述嵌入式存儲器電路，所述特殊刷新請求邏輯電路用以代表所述存儲單元中的弱存儲單元向存儲器控制器發送特殊刷新請求，以便比所述存儲單元中的其他存儲單元更頻繁地刷新所述存儲單元中的弱存儲單元。
10.根據權利要求9所述的計算系統，其中，所述存儲器芯片包括為所述特殊刷新請求保留的輸出。
11.根據權利要求9所述的計算系統，其中，所述輸出是在JEDEC存儲器通道標準中指定的。
12.根據權利要求9所述的計算系統，其中，所述存儲器芯片還包括命令解碼邏輯電路，用以解碼由所述存儲器控制器響應于特殊刷新命令而發送的刷新命令。
13.根據權利要求12所述的計算系統，其中，所述命令解碼邏輯要耦合到存儲器通道的CA總線。
14.根據權利要求13所述的計算系統，其中，所述存儲器通道的規范是在JEDEC工業標準中定義的。
15.根據權利要求9所述的計算系統，其中，所述存儲器芯片還包括行錘擊檢測邏輯電路。
16.根據權利要求15所述的計算系統，其中，所述特殊刷新請求邏輯耦合到所述行錘擊檢測邏輯電路，以在所述行錘擊檢測邏輯檢測到行錘擊狀況時向所述存儲器控制器發送特殊刷新請求。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于英特爾公司，未經英特爾公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810972059.5/1.html，轉載請聲明來源鉆瓜專利網。
