[發明專利]一種分列式電容陣列結構SAR ADC

在審

• 申請號: 201810968399.0
• 申請日: 2018-08-23
• 公開（公告）號: CN108923786A
• 公開（公告）日: 2018-11-30
• 發明（設計）人: 徐代果;王健安;陳光炳;付東兵;王育新;徐世六;張正平;袁浚;胡蓉彬
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03M1/38
• 分類號: H03M1/38;H03M1/00
• 代理公司: 重慶輝騰律師事務所 50215
• 代理人: 王海軍

1.一種分列式電容陣列結構SAR ADC，其特征在于，所述SAR ADC包括高位電容陣列、低位電容陣列以及比較器；所述高位電容陣列和低位電容陣列之間通過一個單位電容相連，高位電容陣列各個電容的上極板均連接采樣開關對輸入信號Vin進行采樣，同時其上極板也連接比較器的輸入端；高位電容陣列各個電容的下級板分別通過高位開關陣列連接基準電壓VREFP或者VREFN；低位電容陣列各個電容的上極板通過接地開關S_P與地相連，低位電容陣列各個電容的下級板分別通過低位開關陣列連接基準電壓VREFP或者VREFN；比較器的另一個輸入端接地；其輸出端控制高位開關陣列和低位開關陣列的狀態。

2.根據權利要求1所述的一種分列式電容陣列結構SAR ADC，其特征在于，所述低位電容陣列包括M個權重電容，其電容值分別為C，2C，…，2^MC；所述高位電容陣列包括N-M-1個權重電容，其電容值分別為C，2C，…，2^N-M-1C；C表示單位電容的大??；N表示分列式電容陣列結構SAR ADC的二進制位數。

3.根據權利要求2所述的一種分列式電容陣列結構SAR ADC，其特征在于，所述高位陣列開關分別對應為S_(M+1),S_(M+2),…，S_(N-1)；所述低位陣列開關分別對應為S₁,S₂,…，S_M。

4.根據權利要求1所述的一種分列式電容陣列結構SAR ADC，其特征在于，所述單位電容的結構包括P襯底、P阱、深N阱、N阱、基準電容以及寄生電容，基準電容的上極板連接寄生電容的上極板，寄生電容的下級板和基準電容的下級板均連接P阱，P阱兩側均為N阱，在P阱和兩個N阱的下方為深N阱，深N阱下方連接P襯底P-SUB；其中，N阱連接電源電壓VDD，P襯底接地；單位電容的電容值為基準電容與寄生電容之和。

5.根據權利要求1所述的一種分列式電容陣列結構SAR ADC，其特征在于，當所述SARADC處于采樣狀態時，采樣開關和接地開關同時導通，高位電容陣列上極板對輸入信號Vin進行采樣，低位電容陣列上極板通過接地開關接地。

6.根據權利要求5所述的一種分列式電容陣列結構SAR ADC，其特征在于，當所述SARADC處于逐次逼近狀態時，即高位電容陣列開始逐次逼近過程，采樣開關斷開，接地開關保持導通，高位開關陣列分別依次連接VREFP或者VREFN。

7.根據權利要求6所述的一種分列式電容陣列結構SAR ADC，其特征在于，當高位電容陣列完成逐次逼近過程后，接地開關斷開，低位開關陣列分別依次連接VREFP或者VREFN，低位電容陣列開始逐次逼近過程，低位電容陣列完成逐次逼近過程后，開始下一次采樣周期。

8.根據權利要求1～7所述的一種分列式電容陣列結構SAR ADC，其特征在于，所述SARADC還包括補償電容，補償電容的大小為單位電容；所述補償電容與低位陣列電容并聯，補償電容的下級板接地。

9.根據權利要求8所述的一種分列式電容陣列結構SAR ADC，其特征在于，所述SAR ADC還包括dummy電容，所述dummy電容為單位電容。