[發(fā)明專利]一種閃存器的擦除驗(yàn)證設(shè)備和方法

有效

• 申請?zhí)枺?/td>: 201810967997.6
• 申請日: 2018-08-23
• 公開（公告）號: CN109273039B
• 公開（公告）日: 2020-10-02
• 發(fā)明（設(shè)計(jì)）人: 梁軻;侯春源
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/14
• 代理公司: 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270
• 代理人: 高潔;張穎玲

本發(fā)明實(shí)施例公開了一種閃存器的擦除驗(yàn)證設(shè)備和方法，其中，所述閃存器的擦除驗(yàn)證設(shè)備包括：控制器，處理器和接口，其中：所述控制器，用于通過所述接口獲取擦除脈沖；所述處理器，用于基于所述擦除脈沖對存儲陣列的頂部選擇柵陣列的第i個(gè)存儲串進(jìn)行第一擦除驗(yàn)證；所述處理器，還用于若頂部選擇柵陣列的第i個(gè)存儲串的第一擦除驗(yàn)證失敗，對所述頂部選擇柵陣列的第i個(gè)存儲串進(jìn)行第二擦除驗(yàn)證；其中，所述第二擦除驗(yàn)證的電壓大于所述第一擦除驗(yàn)證的電壓。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種閃存器的擦除驗(yàn)證設(shè)備和方法。

背景技術(shù)

在NAND閃存中，相對技術(shù)中對NAND的頂部選擇柵(TSG)的存儲串執(zhí)行擦除驗(yàn)證時(shí)，若驗(yàn)證失敗會直接提供一個(gè)新的擦除脈沖對下一個(gè)存儲串進(jìn)行擦除。

擦除驗(yàn)證失敗時(shí)，會存在擦除驗(yàn)證電壓會非常接近擦除驗(yàn)證閾值電壓的情況；在這種情況下，如果仍然采用上一個(gè)存儲串的擦除脈沖該存儲串進(jìn)行下一次擦除操作，會導(dǎo)致NAND閃存出現(xiàn)過擦除的問題。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實(shí)施例期望提供一種閃存器的擦除驗(yàn)證設(shè)備和方法，解決了相對技術(shù)中進(jìn)行擦除驗(yàn)證時(shí)對閃存器過擦除的問題，實(shí)現(xiàn)了對閃存器的有效擦除。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明的實(shí)施例提供一種閃存器的擦除驗(yàn)證設(shè)備，所述設(shè)備包括：控制器，處理器和接口，其中：

所述控制器，用于通過所述接口獲取擦除脈沖；

所述處理器，用于基于所述擦除脈沖對存儲陣列的頂部選擇柵陣列的第i個(gè)存儲串進(jìn)行第一擦除驗(yàn)證；

所述處理器，還用于若頂部選擇柵陣列的第i個(gè)存儲串的第一擦除驗(yàn)證失敗，對所述頂部選擇柵陣列的第i個(gè)存儲串進(jìn)行第二擦除驗(yàn)證；其中，所述第二擦除驗(yàn)證的電壓大于所述第一擦除驗(yàn)證的電壓。

上述方案中，所述處理器，還用于若所述第i個(gè)存儲串不是所述頂部選擇柵陣列中的最后一個(gè)存儲串，或若所述頂部選擇柵陣列的第i個(gè)存儲串的所述第一擦除驗(yàn)證通過且所述第i個(gè)存儲串不是所述頂部選擇柵陣列中的最后一個(gè)存儲串，或若進(jìn)行了第二擦除驗(yàn)證的所述第i個(gè)存儲串不是所述頂部選擇柵陣列中的最后一個(gè)存儲串，選取所述頂部選擇柵陣列的第i+1個(gè)存儲串，并對所述頂部選擇柵陣列的第i+1個(gè)存儲串進(jìn)行第一擦除驗(yàn)證；

所述處理器，還用于若所述頂部選擇柵陣列的第i+1個(gè)存儲串的第一擦除驗(yàn)證失敗，對所述頂部選擇柵陣列的第i+1個(gè)存儲串進(jìn)行第二擦除驗(yàn)證，直到所述頂部選擇柵陣列的最后一個(gè)存儲串通過進(jìn)行了所述第二擦除驗(yàn)證或所述頂部選擇柵陣列的最后一個(gè)存儲串的第一擦除驗(yàn)證通過。

在上述方案中，所述處理器，還用于若所述頂部選擇柵陣列的第i個(gè)存儲串的所述第一擦除驗(yàn)證通過且所述第i個(gè)存儲串是所述頂部選擇柵陣列中的最后一個(gè)存儲串，或若進(jìn)行了第二擦除驗(yàn)證的所述第i個(gè)存儲串是所述頂部選擇柵陣列中的最后一個(gè)存儲串，確定所述頂部選擇柵陣列的存儲串是否均已進(jìn)行了擦除驗(yàn)證；

所述控制器，還用于若所述頂部選擇柵陣列的存儲串中至少一個(gè)存儲串未進(jìn)行擦除驗(yàn)證，選取所述頂部選擇柵陣列的第j個(gè)存儲串；其中，所述j為整數(shù)；

所述控制器，還用于獲取所述頂部選擇柵陣列的第j個(gè)存儲串的第一擦除驗(yàn)證結(jié)果和/或第二擦除驗(yàn)證結(jié)果；

所述處理器，還用于基于所述頂部選擇柵陣列的第j個(gè)存儲串的第一擦除驗(yàn)證結(jié)果和/或第二擦除驗(yàn)證結(jié)果，對所述存儲陣列的底部選擇柵陣列進(jìn)行處理。

在上述方案中，所述處理器，還用于若所述頂部選擇柵陣列的第j個(gè)存儲串的第一擦除驗(yàn)證失敗且所述頂部選擇柵陣列的第j個(gè)存儲串的第二擦除驗(yàn)證失敗，設(shè)置底部選擇柵陣列的電壓為第一電壓。