[發明專利]一種閃存器的擦除驗證設備和方法

有效

• 申請號: 201810967997.6
• 申請日: 2018-08-23
• 公開（公告）號: CN109273039B
• 公開（公告）日: 2020-10-02
• 發明（設計）人: 梁軻;侯春源
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/14
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 高潔;張穎玲

1.一種閃存器的擦除驗證設備，其特征在于，所述設備包括：控制器，處理器和接口，其中：

所述控制器，用于通過所述接口獲取擦除脈沖；

所述處理器，用于基于所述擦除脈沖對存儲陣列的頂部選擇柵陣列的第i個存儲串進行第一擦除驗證；

所述處理器，還用于若頂部選擇柵陣列的第i個存儲串的第一擦除驗證失敗，對所述頂部選擇柵陣列的第i個存儲串進行第二擦除驗證；其中，所述第二擦除驗證的電壓大于所述第一擦除驗證的電壓。

2.根據權利要求1所述的設備，其特征在于，

所述處理器，還用于若所述頂部選擇柵陣列的第i個存儲串的所述第一擦除驗證通過且所述第i個存儲串不是所述頂部選擇柵陣列中的最后一個存儲串，或若進行了第二擦除驗證的所述第i個存儲串不是所述頂部選擇柵陣列中的最后一個存儲串，選取所述頂部選擇柵陣列的第i+1個存儲串，并對所述頂部選擇柵陣列的第i+1個存儲串進行第一擦除驗證；

所述處理器，還用于若所述頂部選擇柵陣列的第i+1個存儲串的第一擦除驗證失敗，對所述頂部選擇柵陣列的第i+1個存儲串進行第二擦除驗證，直到所述頂部選擇柵陣列的最后一個存儲串通過進行了所述第二擦除驗證或所述頂部選擇柵陣列的最后一個存儲串的第一擦除驗證通過。

3.根據權利要求2所述的設備，其特征在于，

所述處理器，還用于若所述頂部選擇柵陣列的第i個存儲串的所述第一擦除驗證通過且所述第i個存儲串是所述頂部選擇柵陣列中的最后一個存儲串，或若進行了第二擦除驗證的所述第i個存儲串是所述頂部選擇柵陣列中的最后一個存儲串，確定所述頂部選擇柵陣列的存儲串是否均已進行了擦除驗證；

所述控制器，還用于若所述頂部選擇柵陣列的存儲串中至少一個存儲串未進行擦除驗證，選取所述頂部選擇柵陣列的第j個存儲串；其中，所述j為整數；

所述控制器，還用于獲取所述頂部選擇柵陣列的第j個存儲串的第一擦除驗證結果和/或第二擦除驗證結果；

所述處理器，還用于基于所述頂部選擇柵陣列的第j個存儲串的第一擦除驗證結果和/或第二擦除驗證結果，對所述存儲陣列的底部選擇柵陣列進行處理。

4.根據權利要求3所述的設備，其特征在于，

所述處理器，還用于若所述頂部選擇柵陣列的第j個存儲串的第一擦除驗證失敗且所述頂部選擇柵陣列的第j個存儲串的第二擦除驗證失敗，設置底部選擇柵陣列的電壓為第一電壓。

5.根據權利要求4所述的設備，其特征在于，

所述處理器，還用于若所述頂部選擇柵陣列的第j個存儲串的第一擦除驗證失敗且所述頂部選擇柵陣列的第j個存儲串的第二擦除驗證通過，設置底部選擇柵陣列的電壓為第二電壓；其中，所述第二電壓大于所述第一電壓。

6.根據權利要求5所述的設備，其特征在于，

所述控制器，還用于若所述頂部選擇柵陣列的第j個存儲串的第一擦除驗證通過，控制所述底部選擇柵處于關閉狀態。

7.根據權利要求4、5或6所述的設備，其特征在于，

所述處理器，還用于確定所述頂部選擇柵陣列的第j個存儲串是否為所述頂部選擇柵陣列中的最后一個存儲串；

所述處理器，還用于若所述第j個存儲串不是所述頂部選擇柵陣列中的最后一個存儲串，選取所述頂部選擇柵陣列的第j+1個存儲串，并基于所述頂部選擇柵陣列的第j+1個存儲串的第一擦除驗證結果和/或第二擦除驗證結果，對所述底部選擇柵陣列進行處理，直到基于所述頂部選擇柵陣列的最后一個存儲串的第一擦除驗證結果和/或第二擦除驗證結果對所述底部選擇柵陣列進行了處理。

8.根據權利要求1所述的設備，其特征在于，所述設備還包括第一鎖存器和第二鎖存器，其中：

所述第一鎖存器，用于存儲所述頂部選擇柵陣列的存儲串的第一擦除驗證結果；

所述第二鎖存器，用于存儲所述頂部選擇柵陣列的存儲串的第二擦除驗證結果。