[發明專利]碳化硅肖特基器件及其制備方法

在審

• 申請號: 201810965912.0
• 申請日: 2018-08-23
• 公開（公告）號: CN109103241A
• 公開（公告）日: 2018-12-28
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 盛世瑤蘭（深圳）科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/47;H01L29/78;H01L21/336
• 代理公司: 深圳市知頂頂知識產權代理有限公司 44504
• 代理人: 馬世中

本發明提供一種碳化硅肖特基器件，包括第一導電類型的襯底，形成在所述襯底的上表面的第二導電類型的第一外延層，形成在所述第一外延層的上表面的第二導電類型的第二外延層，形成在所述第二外延層的上表面的間隔設置的鈍化層，分別與間隔的所述鈍化層相連且貫穿所述第二外延層和所述第一外延層且延伸至所述襯底的至少兩個隔離結構，形成在位于間隔的鈍化層之間的第二外延層的上表面的陽極金屬層，與所述襯底的下表面連接的陰極金屬層。另，本發明還涉及一種碳化硅肖特基器件的制備方法。本發明中的碳化硅肖特基器件可以在不增加導通電阻的前提下，進一步提高肖特基器件的擊穿電壓。

技術領域

本發明涉及寬禁帶半導體材料制造工藝技術，尤其涉及一種碳化硅肖特基器件及其制備方法。

背景技術

因碳化硅材料固有的優點，使用碳化硅材料制成肖特基二極管器件具有較好的擊穿電場和較好的擊穿電壓，可在高溫下工作，正反向特性隨溫度和時間的變化很小，可靠性好。

但是，隨著目前高鐵、新能源汽車、工業等領域的使用需求，應用端對擊穿電壓的要求越來越高，傳統碳化硅肖特基器件，通常通過不斷增加N型外延區的厚度來增加擊穿電壓，但同時會導致導通電阻不斷增加，系統整體功耗增加。

發明內容

本發明要解決的技術問題是提供一種不增加導通電阻提高可以擊穿電壓的新型碳化硅肖特基器件及其制備方法。

為解決上述技術問題，本發明采用下述技術方案：所述碳化硅肖特基器件，包括：

第一導電類型的襯底；

形成在所述襯底的上表面的第二導電類型的第一外延層；

形成在所述第一外延層的上表面的第二導電類型的第二外延層；

形成在所述第二外延層的上表面的間隔設置的鈍化層；

分別與間隔的所述鈍化層相連且貫穿所述第二外延層和所述第一外延層且延伸至所述襯底的至少兩個隔離結構；

形成在位于間隔的鈍化層之間的第二外延層的上表面的陽極金屬層；

與所述襯底的下表面連接的陰極金屬層。

根據本發明的設計構思，本發明所述碳化硅肖特基器件還包括貫穿所述第一外延層的位于所述隔離結構之間的第一導電類型的埋層。

根據本發明的設計構思，本發明所述新型碳化硅肖特基器件還包括形成于所述第二外延層的內部與所述陽極金屬層和所述隔離結構相連的第二導電類型的隔離區。

另外，本發明還提供所要求保護的新型碳化硅肖特基器件的制造方法，其包括如下步驟：

步驟S1：提供第一導電類型的襯底；

步驟S2：在所述襯底的上表面形成第二導電類型的第一外延層；

步驟S3：在所述第一外延層的上表面形成第一導電類型的第二外延層；

步驟S4：在所述第二外延層的上表面形成鈍化層，在所述鈍化層上表面進行刻蝕形成深槽窗口，對所述深槽窗口打開區域進行刻蝕，形成隔離結構溝槽，所述隔離結構溝槽貫穿所述第二外延層和所述第一外延層且延伸至所述襯底內，在所述隔離結構溝槽內填充二氧化硅形成隔離結構，在所述深槽窗口內填充鈍化層材料形成鈍化層；

步驟S5：在所述鈍化層上選擇性刻蝕，形成肖特基接觸孔溝槽；在所述肖特基接觸孔溝槽內和所述鈍化層的上表面形成陽極金屬層；

步驟S6：在所述襯底的下表面形成陰極金屬層。

根據本發明的設計構思，本發明所述步驟S2中，還包括在所述第一外延層內形成第一導電類型的埋層。