[發(fā)明專利]包括摻雜碳的氮化硅的半導體裝置結構和相關方法

有效

• 申請?zhí)枺?/td>: 201810959506.3
• 申請日: 2018-08-22
• 公開（公告）號: CN109427795B
• 公開（公告）日: 2023-06-16
• 發(fā)明（設計）人: 房駿;王菲;S·拉托德;R·納魯卡爾;M·帕克;M·J·金
• 申請（專利權）人: 美光科技公司
• 主分類號: H10B41/30
• 分類號: H10B41/30;H10B41/20;H01L29/20;H01L29/207
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及包括摻雜碳的氮化硅的半導體裝置結構和相關方法。本發(fā)明涉及一種半導體裝置結構，其包括交替的電介質層級和導電層級的分層以及在階梯結構的所述分層上方的摻雜碳的氮化硅。所述摻雜碳的氮化硅排除碳氮化硅。一種形成所述半導體裝置結構的方法包括在包括交替的電介質層級和導電層級的階梯結構中形成梯級。在所述梯級上方形成摻雜碳的氮化硅，在所述摻雜碳的氮化硅上方形成氧化物材料且在所述氧化物材料中形成開口。所述開口延伸到所述摻雜碳的氮化硅。移除所述摻雜碳的氮化硅以將所述開口延伸到所述階梯結構的所述導電層級中。本發(fā)明揭示額外方法。

相關申請案的交叉參考

本申請案主張2017年8月24日申請的第15/685,690號“包括摻雜碳的氮化硅的半導體裝置結構和相關方法(Semiconductor?Device?Structures?Comprising?Carbon-Doped?Silicon?Nitride?and?Related?Methods)”的申請日期的優(yōu)先權。

技術領域

本文揭示的實施例涉及半導體裝置結構的制造(例如，包含階梯結構的半導體裝置結構)和形成所述半導體裝置結構的方法。更具體來說，本發(fā)明的實施例涉及具有階梯結構并包括摻雜碳的氮化硅且具有不同深度的接觸件的半導體裝置結構以及形成所述半導體裝置結構的方法。

背景技術

半導體行業(yè)的持續(xù)目標為增大存儲器裝置(例如，非易失性存儲器裝置(例如，NAND快閃存儲器裝置))的存儲器密度(例如，每個存儲器裸片的存儲器胞元數(shù)量)。一種增大非易失性存儲器裝置中的存儲器密度的方法是實施垂直存儲器陣列(又稱為“三維(3D)存儲器陣列”)架構。常規(guī)垂直存儲器陣列包含延伸穿過導電結構和絕緣結構的分層的晶體管/存儲器胞元柱。所述分層包含交替的導電結構和絕緣結構，其中所述導電結構充當控制柵極。與具有常規(guī)平面(例如，二維)晶體管布置相比，此配置通過在裸片上向上(例如，縱向、垂直)建立所述陣列而容許更大數(shù)量的晶體管定位在裸片區(qū)域單元中。

常規(guī)垂直存儲器陣列包含導電結構與存取線(例如，字線)之間的電連接，使得垂直存儲器陣列中的存儲器胞元可經唯一地選擇用于寫入、讀取或擦除操作。一種形成此電連接的方法包含形成在導電結構的邊緣(例如側端)處具有所謂的“梯級”的所謂的“階梯”結構。通過反復修整或蝕刻導電結構的暴露區(qū)而形成所述梯級。所述梯級界定接觸件區(qū)，在其上形成接觸件以提供對導電結構的電接達。給定梯級狀輪廓的情況下，導電結構包含較淺導電結構和較深導電結構兩者。

為了提供到所述較淺導電結構和所述較深導電結構兩者的電連接，形成穿過所述導電結構和所述絕緣結構的具有不同深度的開口。由于所述導電結構定位在不同深度，所以在各種深度形成開口以接觸個別梯級(例如，落在個別梯級上)。為確保所述開口經形成到所要深度，進行蝕刻工藝以形成下至較深導電結構的開口。但是，所述蝕刻工藝的時間量和其它條件增大了到所述較淺導電結構的所述開口將被過度蝕刻(例如，刺穿)到所述導電結構的可能性。對用于蝕刻工藝中的蝕刻化學品的調整未充分解決此問題。另外，在所述導電結構中存在空隙或晶界的情況下，所述較淺導電結構的刺穿更可能出現(xiàn)。隨著半導體裝置中的分層數(shù)增大且所述導電結構變得更薄，可使用多個掩模來形成具有不同深度的開口，從而防止較淺導電結構的刺穿。但是，使用多個掩模增加了總體工藝的額外處理動作、復雜度及成本。

發(fā)明內容

本發(fā)明揭示一種形成半導體裝置結構的方法。所述方法包括在包括交替的電介質層級和導電層級的階梯結構中形成梯級。在所述梯級上方形成摻雜碳的氮化硅。在所述摻雜碳的氮化硅上方形成氧化物材料且在所述氧化物材料中形成開口。所述開口延伸到所述摻雜碳的氮化硅。移除所述摻雜碳的氮化硅以將所述開口延伸到所述階梯結構的所述導電層級中。