[發明專利]一種體區變摻雜的槽柵DMOS器件

在審

• 申請號: 201810955875.5
• 申請日: 2018-08-21
• 公開（公告）號: CN109065628A
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 高巍;楊夢琦;何文靜;任敏;李澤宏;蔡少峰;張金平;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡;葛啟函

本發明提供一種體區變摻雜的槽柵DMOS器件，在傳統槽柵DMOS器件結構基礎上，本發明具有變摻雜濃度的P型體區，保持N型源區下方的P型體區的摻雜濃度不變，提高P型接觸區下方的P型體區的摻雜濃度，較高濃度的P型體區與N?漂移區交界處的電場強度更大更易發生擊穿，同時較高濃度的P型體區可以形成導通電阻更低的電流通路，以上因素均會引導雪崩擊穿電流避開N型源區下方的P型體區，直接從P型接觸區流走，從而防止了寄生BJT的開啟，本發明通過阻斷寄生BJT的開啟，提高了器件的UIS耐量，進而提升了器件的抗UIS失效能力，同時由于靠近柵氧化層的P型體區的摻雜濃度不變，因此器件的導通特性和閾值電壓不會受到負面影響。

技術領域

本發明涉及功率半導體技術，特別涉及一種體區變摻雜的槽柵DMOS器件。

背景技術

功率MOSFET因其開關速度快、損耗小、輸入阻抗高、驅動功率小、頻率特性好等優點，在功率變換領域起到重要作用。不斷提高的系統性能要求功率MOSFET在具有更低功率損耗的同時，在高電應力下也應具有更高的可靠性。當系統回路中存在非箝位電感負載時，導通狀態下存儲在電感中的能量會在關斷時全部由MOSFET釋放，高電壓和大電流將同時施加在功率MOSFET上，極易造成器件失效。因此，非箝位感性負載下的開關過程(UnclampedInductive Switching，UIS)通常被認為是功率MOSFET在應用中所能面臨的最極端的電應力情況。因此器件的抗UIS失效能力常被用于評定功率DMOS的可靠性，而UIS耐量是衡量功率DMOS的抗UIS失效能力的重要參數。

寄生BJT(Bipolar Junction Transistor，雙極型晶體管)的開啟是引起UIS失效的重要原因之一。UIS的失效通常被認為是器件“主動”模式，這是由于在源漏間的寄生BJT在UIS雪崩時的導通，導通后流過體內的大電流將使器件迅速升溫，損壞器件。功率MOSFET的N+源區作為寄生BJT的發射區，N-漂移區構成寄生BJT的集電極區，而P-body區作為體區。當上述功率DMOS器件發生雪崩擊穿時，雪崩電流經由N+源區下方的P-body區到達P+接觸區，而雪崩電流流經寄生BJT的體區時，由于P-body區本身存在電阻必然會產生正向壓降，當壓降大于寄生BJT的正向導通壓降時，寄生BJT的發射極正偏，進入正向放大工作區，放大雪崩電流，造成器件的熱燒毀。

目前，業內用以提高功率DMOS器件的抗UIS失效能力的方式主要是通過減小寄生BJT的體區電阻來抑制其開啟。然而，這種方法并不能杜絕寄生BJT的開啟，也就無法避免雪崩擊穿所引起的器件UIS主動失效模式；另外，通過高能量的硼注入或深擴散來僅僅只能在一定限度上減小體區電阻，并不能無限降低寄生BJT的體區電阻，否則會增加器件的閾值電壓。

發明內容

針對上述問題，本發明所要解決的問題是：提供一種能夠防止寄生BJT開啟，提高UIS耐量的槽柵DMOS器件。

為實現上述發明目的，本發明技術方案如下：

一種體區變摻雜的槽柵DMOS器件，包括從下至上依次層疊設置的金屬化漏極、N+襯底、N-漂移區、金屬化源極；所述N+襯底的下表面與金屬化漏極的上表面接觸，所述N-漂移區的下表面與N+襯底的上表面接觸，所述N-漂移區的上部具有槽型柵電極，所述槽型柵電極的側面和底部被柵氧化層包圍，所述槽型柵電極的兩側都具有重摻雜N型源區和重摻雜P型接觸區，所述重摻雜N型源區與槽型柵電極通過柵氧化層隔離，所述重摻雜N型源區和重摻雜P型接觸區的上表面與金屬化源極的下表面相接觸，所述N-漂移區的上部還具有P型體區，所述P型體區位于槽型柵電極的兩側，所述P型體區具有第一體區和第二體區，所述第一體區位于重摻雜N型源區的正下方，第一體區和第二體區的側面接觸，所述第一體區和第二體區的結深一樣，所述第一體區的摻雜濃度低于第二體區的摻雜濃度。