[發明專利]鎖存器

在審

• 申請號: 201810947260.8
• 申請日: 2018-08-20
• 公開（公告）號: CN109104167A
• 公開（公告）日: 2018-12-28
• 發明（設計）人: 蔣建偉;肖軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03K3/0233
• 分類號: H03K3/0233;H03K19/003
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種鎖存器，其特征在于，由一個儲存單元、5個傳輸門和一個四輸入時鐘控制的穆勒C單元組成，CLK為時鐘信號，CLKB為CLK經過一級反相器FX1得到的時鐘信號；

所述存儲單元由8組兩輸入反相器互相鎖存而構成，每組反相器由一個PMOS晶體管和一個NMOS晶體管串聯組成，其中，PMOS晶體管的源極與電源電壓VDD相連接，NMOS晶體管的源極接地，PMOS晶體管的漏極與NMOS晶體管的漏極連接的節點，記為存儲節點，所述存儲單元共有8個存儲節點S1～S8，分別位于每組反相器中；

第一組兩輸入反相器由第一PMOS晶體管和第一NMOS晶體管組成，存儲節點為S1；第二組兩輸入反相器由第二PMOS晶體管和第二NMOS晶體管組成，存儲節點為S2；第三組兩輸入反相器由第三PMOS晶體管和第三NMOS晶體管組成，存儲節點為S3；第四組兩輸入反相器由第四PMOS晶體管和第四NMOS晶體管組成，存儲節點為S4；第五組兩輸入反相器由第五PMOS晶體管和第五NMOS晶體管組成，存儲節點為S5；第六組兩輸入反相器由第六PMOS晶體管和第六NMOS晶體管組成，存儲節點為S6；第七組兩輸入反相器由第七PMOS晶體管和第七NMOS晶體管組成，存儲節點為S7；第八組兩輸入反相器由第八PMOS晶體管和第八NMOS晶體管組成，存儲節點為S8；

第一傳輸門～第五傳輸門的輸入端相連接，作為鎖存器的數據輸入端D，其控制端輸入CLK，反相控制端輸入CLKB，傳第五輸門的輸出端與鎖存器的輸出端Q相連接；

所述四輸入時鐘控制的穆勒C單元由5個PMOS晶體管第九～第十三和5個NMOS晶體管第九～第十三依次串聯而成；第九PMOS晶體管的源極與電源電壓端相連接，第十三PMOS晶體管的漏極與第九NMOS晶體管的漏極相連接，其連接的節點作為鎖存器的輸出端Q，第十三NMOS晶體管的源極接地；第十三PMOS晶體管的柵極輸入時鐘信號CLK，第九NMOS晶體管的柵極輸入時鐘信號CLKB；

存儲節點S1與第二PMOS晶體管的柵極、第八PMOS晶體管的柵極和第一傳輸門的輸出端相連接；存儲節點S2與第三PMOS晶體管的柵極、第九PMOS晶體管的柵極、第一NMOS晶體管的柵極和第十三NMOS晶體管的柵極相連接；存儲節點S3與第二NMOS晶體管的柵極、第四PMOS晶體管的柵極和第二傳輸門的輸出端相連接；存儲節點S4與第十PMOS晶體管的柵極、第三NMOS晶體管的柵極、第五NMOS晶體管的柵極和第十二NMOS晶體管的柵極相連接；存儲節點S5與第四NMOS晶體管的柵極、第六NMOS晶體管的柵極和第三傳輸門TG3的輸出端相連接；存儲節點S6與第五PMOS晶體管的柵極、第十一PMOS晶體管的柵極、第七NMOS晶體管的柵極和第十一NMOS晶體管的柵極相連接；存儲節點S7與第六PMOS晶體管的柵極、第八NMOS晶體管的柵極和第四傳輸門的輸出端相連接；存儲節點S8與第一PMOS晶體管的柵極、第七PMOS晶體管的柵極、第十二PMOS晶體管的柵極和第十NMOS晶體管的柵極相連接。

2.如權利要求1所述的鎖存器，其特征在于：所述鎖存器工作在穿通模式時，若時鐘信號CLK為高電平時，則CLKB為低電平，數據從輸入端D傳入,通過第一傳輸門～第五傳輸門，到達存儲單元內的4個存儲節點S1,S3,S5,S7，和鎖存器輸出端Q。

3.如權利要求1所述的鎖存器，其特征在于：所述鎖存器工作在鎖存模式時，若時鐘信號CLK為低電平時，則CLKB為高電平，第一傳輸門～第五傳輸門關閉，穆勒C單元的第十三PMOS晶體管、第九NMOS晶體管NM9打開，數據從鎖存單元中4個存儲節點S2,S4,S6，S8傳出，經過由穆勒C單元，到達鎖存器輸出端Q。

4.如權利要求1所述的鎖存器，其特征在于：所述傳輸門為CMOS傳輸門，由一個NMOS晶體管和一個PMOS晶體管構成。

5.如權利要求1所述的鎖存器，其特征在于：所述穆勒C單元的輸入邏輯電平均一致時，則穆勒C單元具為反相器功能，穆勒C單元的輸入邏輯電平不一致時，輸出呈高阻態；第十三PMOS晶體管和第九NMOS晶體管作為時鐘控制端。