[發明專利]電路結構及其制作方法

有效

• 申請號: 201810945103.3
• 申請日: 2018-08-17
• 公開（公告）號: CN110620112B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 楊金成;黃啟豪;王魏鴻
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明提供一種電路結構，其包括：多條第一導電線，在第一方向上延伸，所述第一導電線在與所述第一方向正交的第二方向上具有第一節距；多條連接線，在所述第二方向上延伸，所述連接線在第一方向上具有第二節距，所述第二節距大于所述第一節距；以及多個連接結構，連接相應的第一導電線以使電流流動至相應的連接線，所述連接結構各自包括在所述第一方向上延伸的多個區段，所述多個區段中的區段在第二方向上相對于所述多個區段中的相鄰區段具有過渡節距，所述過渡節距大于或等于所述第一節距且小于所述第二節距。本發明另提供一種電路結構的制作方法。

技術領域

本發明所揭露的技術涉及集成電路上的圖案化材料條帶及其工藝，所述工藝包括使用自對準多重圖案化方法(self-aligned?multiple?patterning?method)來制作集成電路。

背景技術

集成電路通常用于制作例如存儲器芯片等各種各樣的電子裝置。迫切需要減小集成電路的大小以增大各別組件的密度且因此增強集成電路的功能性。集成電路上的最小節距(其為相同類型的兩個相鄰結構(例如兩個相鄰字線)的相同的點之間的最小距離)常被用作對電路密度的代表性量測。

電路密度的增大常受到可獲得的光刻裝備的分辨率限制。給定的光刻裝備可提供的特征及空間的最小大小與其分辨率容量(resolution?capacity)相關。

給定的光刻裝備可提供的最小特征寬度與最小空間寬度之和是給定的裝備可提供的最小節距。最小特征寬度可常常近似于最小空間寬度，以使給定的光刻裝備可提供的最小節距近似于其可提供的最小特征寬度的兩倍。

一種將集成電路裝置的節距減小至低于通過光刻而提供的最小節距的方式是通過使用雙重圖案化(double?patterning)或四重圖案化(quadruple?patterning)(有時稱作多重圖案化)。通過此種方法，單個掩模通常用于在基底上形成一系列平行的材料條帶。不同的方法可被接著用于將每一平行的材料條帶轉變成多個平行的材料條帶。各種方法通常使用一系列沉積步驟及蝕刻步驟來進行此種操作。

在光學光刻的期間可能發生光學近接效應(optical?proximity?effect)。光學近接效應是特征的線寬(line?width)隨著其他附近特征的近接而出現的變化。

在用于使用多重圖案化工藝來制造集成電路的掩模中，扇出型圖案將存儲器陣列中的字線的陣列圖案連接至搭接接墊(1anding?pad)的接墊圖案。陣列圖案相對于字線具有均勻節距及臨界尺寸偏差(即，節距內的線/空間比率)。扇出型圖案相對于字線具有與上述均勻節距不同的節距，且扇出型圖案較陣列圖案具有更大的臨界尺寸偏差。由于光學近接效應，扇出型圖案中的節距的非均勻性及扇出型圖案的更大的臨界尺寸偏差可能導致字線出現可靠性問題，舉例來說，在扇出型圖案附近的字線會變窄或者關鍵尺寸縮小導致相鄰的字線會發生短路。

提供可將扇出型區域中的光學近接效應最小化以可靠地制造扇出型圖案附近的字線的技術是被期望的。

發明內容

本發明提供一種電路結構，所述電路結構包括：多條第一導電線(例如字線)，在第一方向上延伸；多條連接線，在第二方向上延伸以將對應的第一導電線連接至具有較大節距(pitch)的特征(例如接觸搭接接墊)；以及多個連接結構，連接相應的第一導電線以使電流流動至相應的連接線。

由于通過例如自對準雙重圖案化而形成或者出于對裝置上的結構進行布局的目的，第一導電線可成對地進行配置。相似地，由于在相同的制造步驟中被作為第一導電線來制作，因此連接線可成對地進行配置。一對第一導電線在與第一方向正交的第二方向上具有第一節距。一對連接線各自具有第一連接線與第二連接線。一對連接線在第一方向上具有第二節距，且第二節距大于第一節距。

連接結構中的每一者包括在第一方向上延伸的多個區段，多個區段中的區段在第二方向上相對于多個區段中的相鄰區段具有過渡節距，過渡節距大于或等于第一節距且小于第二節距。