[發(fā)明專利]一種提高存儲(chǔ)器數(shù)據(jù)可靠性的方法和系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201810942551.8
• 申請日: 2018-08-17
• 公開（公告）號(hào): CN110838322A
• 公開（公告）日: 2020-02-25
• 發(fā)明（設(shè)計(jì)）人: 賀元魁;潘榮華;馬思博
• 申請（專利權(quán)）人: 北京兆易創(chuàng)新科技股份有限公司;西安格易安創(chuàng)集成電路有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/34
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發(fā)明公開了一種提高存儲(chǔ)器數(shù)據(jù)可靠性的方法和系統(tǒng)。提高存儲(chǔ)器數(shù)據(jù)可靠性的方法，包括以下步驟：第一時(shí)序向存儲(chǔ)單元施加編程電壓；第二時(shí)序向存儲(chǔ)單元施加校驗(yàn)電壓；在第一時(shí)序和第二時(shí)序之間，向存儲(chǔ)單元的選擇字線施加清除電壓。提高存儲(chǔ)器數(shù)據(jù)可靠性的方法具有提高讀取數(shù)據(jù)的可靠性的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種提高存儲(chǔ)器數(shù)據(jù)可靠性的方法和系統(tǒng)。

背景技術(shù)

存儲(chǔ)器時(shí)一種在編程時(shí)必須用到的元件，如Nand flash存儲(chǔ)器，Nand flash存儲(chǔ)器是一種非易失存儲(chǔ)器，具有改寫速度快，存儲(chǔ)容量大等優(yōu)點(diǎn)。而Nand flash存儲(chǔ)器編程操作時(shí)，由于需要經(jīng)過多次編程校驗(yàn)操作，導(dǎo)致會(huì)有部分電子陷入到Nand flash存儲(chǔ)器的浮置柵極和襯底之間的穿隧氧化膜中，隨著編程擦除次數(shù)的增加，陷入到穿隧氧化膜中的電子也會(huì)增多，在讀取數(shù)據(jù)時(shí)，造成Nand flash存儲(chǔ)器的存儲(chǔ)單元閾值減小，影響數(shù)據(jù)的可靠性。

引入，如何提供一種提高儲(chǔ)器編程時(shí)數(shù)據(jù)可靠性的方法或系統(tǒng)，就成了存儲(chǔ)器技術(shù)領(lǐng)域的需求。

發(fā)明內(nèi)容

本發(fā)明提供一種提高存儲(chǔ)器數(shù)據(jù)可靠性的方法和系統(tǒng)，以解決存儲(chǔ)器歲編程次數(shù)增加，數(shù)據(jù)可靠性降低的技術(shù)問題。

第一方面，本發(fā)明實(shí)施例提供了一種提高存儲(chǔ)器數(shù)據(jù)可靠性的方法，包括以下步驟：第一時(shí)序向存儲(chǔ)單元施加編程電壓；第二時(shí)序向存儲(chǔ)單元施加校驗(yàn)電壓；在第一時(shí)序和第二時(shí)序之間，向存儲(chǔ)單元的選擇字線施加清除電壓。

優(yōu)選地，所述清除電壓為脈沖電壓。

優(yōu)選地，所述脈沖電壓的頻率為100Hz～500Hz。

優(yōu)選地，第二時(shí)序時(shí)對存儲(chǔ)器中的選擇字線施加校驗(yàn)電壓，所述清除電壓大于等于校驗(yàn)電壓。

優(yōu)選地，所述存儲(chǔ)單元的源極、漏極與浮動(dòng)?xùn)艠O之間的介電常數(shù)越大，所述清除電壓的大小越大，清除電壓的時(shí)長越長。

優(yōu)選地，所述清除電壓的大小為1S～5V，所述清除電壓的時(shí)長為0.1S～1.5S。

優(yōu)選地，第二時(shí)序時(shí)對存儲(chǔ)器中的選擇字線施加校驗(yàn)電壓，將選擇位線預(yù)充到第一預(yù)充電電壓，對未選擇字線施加通過電壓；接著對選擇位線進(jìn)行第一時(shí)間的放電，然后將放電后的位線電壓與第一判定電壓進(jìn)行比較，若至少存在一條位線的電壓高于所述第一判定電壓，則操作結(jié)束，反之，則重新向存儲(chǔ)器中存入數(shù)據(jù)。

優(yōu)選地，所述校驗(yàn)電壓的范圍是0V～1V，所述第一預(yù)充電電壓的范圍是1V～1.2V。

優(yōu)選地，所述向存儲(chǔ)器存入數(shù)據(jù)包括：對選擇字線施加編程電壓，對未選擇字線施加中間的通過電壓，對選擇位線施加0V，對未選擇位線施加正電壓，所述編程電壓的范圍是12V～16V。

第二方面，本發(fā)明還提供一種提高存儲(chǔ)器數(shù)據(jù)可靠性的系統(tǒng)，提高存儲(chǔ)器數(shù)據(jù)可靠性的系統(tǒng)包括：編程模塊，用于第一時(shí)序向存儲(chǔ)單元施加編程電壓；校驗(yàn)?zāi)K，用于第二時(shí)序向存儲(chǔ)單元施加校驗(yàn)電壓；清除模塊，用于在第一時(shí)序和第二時(shí)序之間，向存儲(chǔ)單元的選擇字線施加清除電壓。

與現(xiàn)有技術(shù)相比，本發(fā)明通過提供一種提高存儲(chǔ)器數(shù)據(jù)可靠性的方法和系統(tǒng)，在存儲(chǔ)器的存儲(chǔ)單元中存入數(shù)據(jù)后，向存儲(chǔ)器的選擇字線施加清除電壓，有效減少穿隧氧化膜中滯留的電子，維持了讀取數(shù)據(jù)時(shí)的閾值，提高了讀取數(shù)據(jù)的可靠性，后續(xù)再繼續(xù)進(jìn)行數(shù)據(jù)校驗(yàn)，對數(shù)據(jù)校驗(yàn)無影響。

附圖說明

圖1為本發(fā)明實(shí)施例A中提高存儲(chǔ)器數(shù)據(jù)可靠性的方法的流程示意圖。

圖2為本發(fā)明實(shí)施例A中存儲(chǔ)器陣列的電路結(jié)構(gòu)示意圖。

圖3為本發(fā)明實(shí)施例A中的存儲(chǔ)單元的芯片結(jié)構(gòu)示意圖。