[發明專利]外延結構的減薄方法

有效

• 申請號: 201810933827.6
• 申請日: 2018-08-16
• 公開（公告）號: CN109065449B
• 公開（公告）日: 2020-09-08
• 發明（設計）人: 范謙;倪賢鋒;何偉
• 申請（專利權）人: 蘇州漢驊半導體有限公司
• 主分類號: H01L21/306
• 分類號: H01L21/306;H01L21/3065
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及一種外延結構的減薄方法，包括：提供一待減薄的外延結構，所示外延結構包括第一外延層、第二外延層和位于所述第一外延層與第二外延層之間的刻蝕阻擋層；以第一刻蝕速率對所述第二外延層進行刻蝕，直至第二外延層達到預定厚度；以第二刻蝕速率對所述第二外延層進行刻蝕，去除剩余的第二外延層；對所述刻蝕阻擋層進行研磨，去除所述刻蝕阻擋層，暴露出第一外延層。本發明所提出的外延結構的減薄方法，在外延結構中插入刻蝕阻擋層，分段對刻蝕阻擋層和外延層進行減薄，使剩余的外延層厚度具有較好的均勻性。

技術領域

本發明涉及半導體制造技術領域，特別是涉及一種外延結構的減薄方法。

背景技術

基于氮化鎵材料的光電和電子器件在LED，功率器件以及射頻器件中有廣泛應用。氮化鎵材料一般通過外延的方法如MOCVD、MBE，生長在異質襯底上，如藍寶石、硅、碳化硅等等。在很多應用的場景下，為了提升器件性能，需要將外延結構轉移到新的襯底上。例如在LED領域，為了增加輸出光效，需要將藍寶石襯底剝離；又如在功率器件領域，將外延層鍵和到高導熱率的新襯底上，然后剝離原有襯底，可以改善器件的散熱性能；又如在光電探測器領域，將外延晶圓同硅基控制電路集成以后，也需要將原有的襯底剝離以提高轉換效率。因此，很多晶圓鍵和以及襯底剝離技術被相繼開發出來，例如合金鍵和，范德華力鍵和，激光剝離(LLO)，深硅刻蝕(DRIE)等等。但是接下來的氮化鎵材料的減薄卻一直是工藝的難點，特別是當需要精確控制剩余氮化鎵材料厚度的時候，其不均勻性一直難以被控制在較低的范圍。

發明內容

本發明提出了一種外延結構的減薄方法，包括：

提供一待減薄的外延結構，所示外延結構包括第一外延層、第二外延層和位于所述第一外延層與第二外延層之間的刻蝕阻擋層；

以第一刻蝕速率對所述第二外延層進行刻蝕，直至第二外延層達到預定厚度；

以第二刻蝕速率對所述第二外延層進行刻蝕，去除剩余的第二外延層；

對所述刻蝕阻擋層進行研磨，去除所述刻蝕阻擋層，暴露出第一外延層。

在一個實施例中，所述第一刻蝕速率大于所述第二刻蝕速率。

在一個實施例中，所述刻蝕阻擋層材料為ScAlN或者AlGaN。

在一個實施例中，所述刻蝕阻擋層的厚度小于100nm。

在一個實施例中，第二外延層達到預定厚度后，研磨所述第二外延層表面，去除刻蝕過程中產生的腐蝕坑。

在一個實施例中，所述預定厚度為0.5um-1um。

在一個實施例中，所述研磨為化學機械研磨。

本發明所提出的外延結構的減薄方法，在外延結構中插入刻蝕阻擋層，分段對刻蝕阻擋層和外延層進行減薄，使剩余的外延層厚度具有較好的均勻性。

附圖說明

圖1為一個實施例中所提出的外延結構減薄方法的流程圖；

圖2-圖5是表示減薄根據本發明的一些實施例的外延結構的示意圖；

圖6為一個實施例中外延結構的示意圖。

具體實施方式

以下結合附圖和具體實施例對本發明提出的外延結構的減薄方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

請參考圖1-圖5，本實施例所提供的外延結構的減薄方法包括：