[發明專利]等離子體處理方法和等離子體處理裝置有效
| 申請號: | 201810921324.7 | 申請日: | 2018-08-14 |
| 公開(公告)號: | CN109390229B | 公開(公告)日: | 2023-07-11 |
| 發明(設計)人: | 江藤隆紀;澤田石真之 | 申請(專利權)人: | 東京毅力科創株式會社 |
| 主分類號: | H01L21/311 | 分類號: | H01L21/311;H01L21/67;H01L21/768;H01L21/822;H10B41/27;H10B43/27;H01J37/32 |
| 代理公司: | 北京尚誠知識產權代理有限公司 11322 | 代理人: | 龍淳 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 等離子體 處理 方法 裝置 | ||
本發明涉及等離子體處理方法和等離子體處理裝置。課題在于實現金屬層選擇比和掩模選擇比的兼顧。技術方案為:一種等離子體處理裝置,對配置有多層膜的處理容器內供給至少含有氟碳系氣體或氫氟碳系氣體、氧氣、氮氣和CO的處理氣體,在供給了處理氣體的處理容器內產生等離子體,對多層膜進行蝕刻,其中,該多層膜至少具有氧化層、比該氧化層的上表面在疊層方向上配置于下方的導電層和配置于上述氧化層的上表面的掩模層。
技術領域
本發明的各種側面和實施方式涉及等離子體處理方法和等離子體處理裝置。
背景技術
以往,已知對具有氧化層、配置于氧化層下方的金屬層等的導電層和配置于氧化層上表面的掩模層的多層膜進行蝕刻的等離子體處理方法(例如,參照專利文獻1)。這樣的多層膜為了應對下一代的設備,增加了疊層。例如,具有三維結構的多層膜的NAND型閃存中,增加了疊層。與此相伴,蝕刻的孔的縱橫比也變高。
現有技術文獻
專利文獻
專利文獻1:日本特開2014-90022號公報
發明內容
發明要解決的技術問題
在縱橫比高的孔和槽的等離子體蝕刻中,隨著蝕刻進行而發生深度加載(DepthLoading)、即、在孔和槽的底部蝕刻不進行的現象,可以預測蝕刻時間大幅增加。因此,在等離子體蝕刻,要求兼顧導電層選擇比和掩模選擇比。
但是,為了提高金屬選擇比,期望通過利用等離子體使作為蝕刻氣體的氟碳系氣體高解離,向孔底部供給充分的聚合物并形成保護膜,但是,同時也促進從氟碳系氣體向形成掩模的蝕刻劑的氟自由基的解離,因此,可以說導電層選擇比和掩模選擇比存在此消彼長的關系。用于解決技術問題的技術方案
公開的等離子體處理方法中,對配置有多層膜的處理容器內供給至少含有氟碳系氣體或氫氟碳系氣體、氧氣、氮氣和CO的處理氣體,在供給了處理氣體的處理容器內產生等離子體,對多層膜進行蝕刻,其中,該多層膜至少具有氧化層、比該氧化層的上表面在疊層方向上配置于下方的導電層和配置于上述氧化層的上表面的掩模層。
發明的效果
根據公開的等離子體處理方法的一個方式,發揮能夠實現導電層選擇比和掩模選擇比的兼顧這樣的效果。
附圖說明
圖1是表示一個實施方式所涉及的等離子體處理裝置的圖。
圖2是NAND型閃存的概略圖。
圖3是形成金屬接觸(metal?contact)的部位的概略截面圖。
圖4是表示多層膜的一例的圖。
圖5是示意表示孔形狀的圖。
圖6是表示ACL選擇比和鎢選擇比的測定結果的一例的表。
圖7是表示ACL選擇比的變化的一例的圖。
圖8是表示鎢選擇比的變化的一例的圖。
圖9是示意表示孔形狀的圖。
圖10是表示鎢選擇比和ACL選擇比的變化的一例的圖。
符號說明
10?等離子體處理裝置
12?處理容器
16?基臺
30?上部電極
34a?氣體排出孔
36a?氣體擴散室
36b?氣體流通孔
38?氣體供給管
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東京毅力科創株式會社,未經東京毅力科創株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810921324.7/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





