[發明專利]集成電路器件及制造其的方法

在審

• 申請號: 201810921240.3
• 申請日: 2018-08-14
• 公開（公告）號: CN109698164A
• 公開（公告）日: 2019-04-30
• 發明（設計）人: 樸碩漢
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

本發明構思涉及一種集成電路器件及制造其的方法。在此描述了一種集成電路器件，其包括：導電線結構，其包括位線和絕緣蓋圖案；以及絕緣間隔物，其覆蓋導電線結構的側壁，絕緣間隔物包括內間隔物和燒焦物間隔物。為了形成絕緣間隔物，聚合物刷圖案可以化學結合到內間隔物以覆蓋位線的側壁；覆蓋內間隔物和聚合物刷圖案的第一絕緣間隔物膜可以被形成；以及通過在無氧情況下熱解聚合物刷圖案，燒焦物間隔物可以從聚合物刷圖案形成。

技術領域

本發明構思涉及集成電路器件及制造其的方法，更具體地，涉及包括多個相鄰導電圖案的集成電路器件及制造該集成電路器件的方法。

背景技術

隨著電子技術的發展，半導體器件已迅速按比例縮小。在高度按比例縮小的半導體器件中，多個布線與布線間的多個接觸插塞之間的距離減小，導致相鄰導電圖案之間的負載電容增加，使得操作速度或刷新特性受到不利影響。因此，期望用于獲得解決此類問題的結構和實現該結構的方法的技術。

發明內容

本發明構思提供了一種集成電路器件，其具有用于最小化由于高集成密度而小型化的單元中的多個導電圖案之間的負載電容的結構。

本發明構思還提供了一種制造集成電路器件的方法，該集成電路器件具有最小化由于高集成密度而小型化的單元中的多個導電圖案之間的負載電容的結構。

根據本發明構思的一方面，提供了一種集成電路器件，其包括：導電線結構，其包括沿第一水平方向在襯底上延伸的位線和覆蓋位線的絕緣蓋圖案；以及絕緣間隔物，其包括接觸導電線結構的側壁的內間隔物和在內間隔物上的燒焦物(char)間隔物，燒焦物間隔物面對位線。

根據本發明構思的另一方面，提供了一種集成電路器件，其包括：一對導電線結構，每個導電線結構包括沿第一水平方向在襯底上延伸的位線和覆蓋位線的絕緣蓋圖案；在所述對導電線結構之間的成一條線的多個接觸結構；以及在所述對導電線結構與所述多個接觸結構之間的多個絕緣間隔物。所述多個絕緣間隔物中的每個絕緣間隔物可以包括內間隔物和燒焦物間隔物，內間隔物接觸所述多個導電線結構中的一個導電線結構的側壁，燒焦物間隔物位于內間隔物上以面對位線。

根據本發明構思的又一方面，提供了一種制造集成電路器件的方法。在該方法中，包括位線和覆蓋位線的絕緣蓋圖案的導電線結構形成在襯底上。覆蓋導電線結構的側壁的內間隔物被形成。化學結合到內間隔物以覆蓋位線的側壁的聚合物刷圖案被形成。第一絕緣間隔物膜形成在導電線結構的側壁上以覆蓋內間隔物和聚合物刷圖案。燒焦物間隔物通過在無氧情況下熱解聚合物刷圖案而從聚合物刷圖案形成。

根據本發明構思的另一方面，提供了一種集成電路器件，其包括：導電線結構，其包括沿第一水平方向在襯底上延伸的位線和在位線的與襯底相反的表面上的絕緣蓋圖案；以及絕緣間隔物，其在第一水平方向上延伸并接觸導電線結構的側壁，絕緣間隔物包括內間隔物、燒焦物間隔物和第一絕緣間隔物，其中燒焦物間隔物由內間隔物和第一絕緣間隔物包圍。

附圖說明

本發明構思的實施方式將由以下結合附圖的詳細描述被更清楚地理解。

圖1是用于說明根據本發明構思的一實施方式的集成電路器件的存儲單元陣列區域中的主要元件的示意平面布局圖。

圖2A是根據本發明構思的一實施方式的集成電路器件的主要部分的剖視圖。

圖2B和圖2C是圖2A所示的集成電路器件的局部區域的俯視圖。

圖3是根據本發明構思的另一實施方式的集成電路器件的主要部分的剖視圖。

圖4至圖18是根據本發明構思的一實施方式的制造集成電路器件的方法中的階段的剖視圖。

圖19是根據本發明構思的一實施方式的制造集成電路器件的方法中用于形成聚合物刷層的過程的示意圖。

具體實施方式