[發明專利]FINFET器件、半導體器件及其形成方法

有效

• 申請號: 201810917121.0
• 申請日: 2018-08-13
• 公開（公告）號: CN109585294B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 柯忠廷;盧柏全;李志鴻;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

提供了FinFET器件及其形成方法。方法包括形成在隔離區域上方延伸的鰭。在鰭上方形成犧牲柵極。第一介電材料選擇性地沉積在犧牲柵極的側壁上以在犧牲柵極的側壁上形成間隔件。使用犧牲柵極和間隔件作為組合掩模來圖案化鰭以在鰭中形成凹槽。在凹槽中形成外延源極/漏極區。本發明的實施例還提供了半導體器件的形成方法。

技術領域

本發明的實施例一般地涉及半導體技術領域，更具體地，涉及FINFET器件、半導體器件及其形成方法。

背景技術

半導體器件用于各種電子應用中，例如，諸如個人計算機、手機、數碼相機和其他電子設備。通常通過以下步驟來制造半導體器件：在半導體襯底上方順序地沉積絕緣層或介電層、導電層和半導體材料層，并且使用光刻將各種材料層進行圖案化以形成電路組件和位于電路組件上的元件。

半導體工業繼續通過持續減少最小特征尺寸來提高各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許將更多組件集成到給定區域中。但是，隨著最小特征尺寸的減小，出現應該解決的其他問題。

發明內容

根據本發明的一方面，提供了一種用于形成半導體器件的方法，包括：形成在隔離區域上方延伸的鰭；在所述鰭上方形成犧牲柵極；在所述犧牲柵極的側壁上選擇性地沉積第一介電材料，以在所述犧牲柵極的側壁上形成間隔件，其中，所述第一介電材料不沉積在所述犧牲柵極的頂面上方；使用所述犧牲柵極和所述間隔件作為組合掩模來圖案化所述鰭，以在所述鰭中形成凹槽；以及在所述凹槽中形成外延源極/漏極區。

根據本發明的另一方面，提供了一種用于形成半導體器件的方法，包括：使得隔離區域凹陷以暴露半導體鰭的側壁；在所述半導體鰭上方形成柵電極層；在所述柵電極層上方形成圖案化掩模；去除由所述圖案化掩模暴露的所述柵電極層的部分，以在所述半導體鰭上方形成犧牲柵極；對所述圖案化掩模實施氟化工藝以形成氟化圖案化掩模；在所述犧牲柵極的側壁上選擇性地沉積第一介電材料，以在所述犧牲柵極的側壁上形成間隔件；使用所述氟化圖案化掩模、所述犧牲柵極和所述間隔件作為組合掩模來蝕刻所述半導體鰭，以在所述半導體鰭中形成凹槽；以及在所述凹槽中沉積半導體材料。

根據本發明的又一方面，提供了一種用于形成半導體器件的方法，包括：蝕刻隔離區域以暴露半導體鰭的側壁；在所述半導體鰭的側壁和頂面上形成第一氧化物材料；在所述第一氧化物材料上方形成導電材料；在所述導電材料上方形成第二氧化物材料；蝕刻所述第二氧化物材料以形成圖案化第二氧化物材料；使用所述圖案化第二氧化物材料作為掩模來蝕刻所述導電材料，以在所述半導體鰭上方形成犧牲柵極；在所述圖案化第二氧化物材料的側壁和頂面上、以及所述第一氧化物材料的暴露部分上方形成第一介電材料；對所述圖案化第二氧化物材料和所述第一氧化物材料的暴露部分實施氟化工藝，所述氟化工藝形成氟化圖案化第二氧化物材料；去除所述第一介電材料；在所述犧牲柵極的側壁上選擇性地沉積第二介電材料；使用所述氟化圖案化第二氧化物材料、所述犧牲柵極和所述第二介電材料作為組合掩模來蝕刻所述半導體鰭，以在所述半導體鰭中形成凹槽；以及在所述凹槽中外延生長半導體材料。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1是根據一些實施例的鰭式場效應晶體管(“FinFET”)器件的立體圖。

圖2A至圖5A是根據一些實施例的制造FinFET器件的中間階段的截面圖。

圖6A和圖6B是根據一些實施例的制造FinFET器件的中間階段的截面圖。

圖7A、圖7B和圖7C是根據一些實施例的制造FinFET器件的中間階段的截面圖。

圖8A、圖8B和圖8C是根據一些實施例的制造FinFET器件的中間階段的截面圖。