[發明專利]FINFET器件、半導體器件及其形成方法

有效

• 申請號: 201810917121.0
• 申請日: 2018-08-13
• 公開（公告）號: CN109585294B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 柯忠廷;盧柏全;李志鴻;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種用于形成半導體器件的方法，包括：

形成在隔離區域上方延伸的鰭以及所述鰭上方的介電層；

形成犧牲柵極，所述犧牲柵極包括在所述介電層上方形成的柵電極層；

在所述犧牲柵極的側壁上選擇性地沉積第一介電材料，以在所述犧牲柵極的側壁上形成間隔件，其中，所述第一介電材料不沉積在所述犧牲柵極的頂面上方；

使用所述犧牲柵極和所述間隔件作為組合掩模來圖案化所述鰭，以在所述鰭中形成凹槽；以及

在所述凹槽中形成外延源極/漏極區,

在所述沉積第一介電材料之前，對所述犧牲柵極上方的圖案化掩模以及對未被所述犧牲柵極覆蓋的所述介電層實施氟化工藝。

2.根據權利要求1所述的用于形成半導體器件的方法，其中，在所述鰭上方形成所述犧牲柵極包括：

在所述鰭上方形成柵電極層；

在所述柵電極層上方形成圖案化掩模；以及

將所述圖案化掩模的圖案轉印至所述柵電極層。

3.根據權利要求2所述的用于形成半導體器件的方法，所述間隔件具有在1nm與6nm之間的寬度。

4.根據權利要求3所述的用于形成半導體器件的方法，還包括：

在對所述圖案化掩模實施所述氟化工藝之前，在所述圖案化掩模的側壁和頂面上形成第二介電材料。

5.根據權利要求4所述的用于形成半導體器件的方法，還包括：

在對所述圖案化掩模實施所述氟化工藝之后，去除所述第二介電材料。

6.根據權利要求4所述的用于形成半導體器件的方法，其中，在所述圖案化掩模的側壁和頂面上形成所述第二介電材料還包括在所述犧牲柵極的側壁上形成所述第二介電材料。

7.根據權利要求4所述的用于形成半導體器件的方法，其中，在所述圖案化掩模的側壁和頂面上形成所述第二介電材料包括選擇性地將所述第二介電材料沉積在所述圖案化掩模的側壁和頂面上。

8.一種用于形成半導體器件的方法，包括：

使得隔離區域凹陷以暴露半導體鰭的側壁；

在所述半導體鰭上方形成介電層以及位于所述介電層上方的柵電極層；

在所述柵電極層上方形成圖案化掩模；

去除由所述圖案化掩模暴露的所述柵電極層的部分，以在所述半導體鰭上方形成犧牲柵極，所述犧牲柵極包括在所述柵電極層下方的所述介電層；

對所述圖案化掩模實施氟化工藝以形成氟化圖案化掩模、以及對未被所述犧牲柵極覆蓋的所述介電層實施氟化工藝；

在所述犧牲柵極的側壁上選擇性地沉積第一介電材料，以在所述犧牲柵極的側壁上形成間隔件；

使用所述氟化圖案化掩模、所述犧牲柵極和所述間隔件作為組合掩模來蝕刻所述半導體鰭，以在所述半導體鰭中形成凹槽；以及

在所述凹槽中沉積半導體材料。

9.根據權利要求8所述的用于形成半導體器件的方法，還包括：

在對所述圖案化掩模實施所述氟化工藝之前，在所述圖案化掩模的側壁和頂面上形成第二介電材料。

10.根據權利要求9所述的用于形成半導體器件的方法，其中，所述第二介電材料包括氧化鋁。

11.根據權利要求9所述的用于形成半導體器件的方法，所述間隔件具有在1nm與6nm之間的寬度。

12.根據權利要求9所述的用于形成半導體器件的方法，還包括：

在所述半導體鰭上方形成所述犧牲柵極之后，在所述介電層的暴露部分上方形成所述第二介電材料。

13.根據權利要求8所述的用于形成半導體器件的方法，其中，所述圖案化掩模包括氧化物材料。