[發明專利]一種芯片封裝結構及其制備方法

有效

• 申請號: 201810915010.6
• 申請日: 2018-08-13
• 公開（公告）號: CN109065510B
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 王永貴;陽林濤;邱一平
• 申請（專利權）人: 王永貴;陽林濤;邱一平
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56
• 代理公司: 44419 深圳市蘭鋒知識產權代理事務所(普通合伙)
• 代理人: 劉小芹

本發明提供一種芯片封裝結構，包括襯底，所述襯底上表面的兩側分別形成階梯面，所述芯片封裝結構包括形成在所述襯底上表面的外延層、填充在所述上表面及階梯面上的防水層、形成在所述襯底未被所述防水層和所述外延層覆蓋的背面與側面的第一金屬層以及形成在所述第一金屬層上的第二金屬層。另，本發明還涉及一種芯片封裝結構的制備方法。本發明芯片封裝結構及其制備方法具有較佳的熱穩定性和電阻較低。

技術領域

本發明涉及功率半導體芯片封裝技術，尤其涉及一種芯片封裝結構及其制備方法。

背景技術

隨著半導體技術在工業生產自動化、計算機技術、通訊技術中的廣泛應用，以及電子設備的復雜程度不斷加大，對于功率器件的可靠性要求也越來越高。微電子封裝是對微電子芯片或部件進行保護，提供能源和進行冷卻，并且將微電子部分和外部環境進行電氣、熱學和機械的連接。

對功率器件而言，其封裝有其特殊性：一是封裝體需要具有良好的散熱能力，而且要保證器件封裝體由良好的熱穩定性，這是功率器件封裝中的核心問題；二是功率器件芯片尺寸普遍比較大，必須考慮焊接時的應力及其在使用時會產生較大的熱應力；三是隨著功率MOS場效應晶體管的發展，引線鍵合及其外殼封裝的電阻已經和芯片內阻可以比擬的程度，改善封裝體外電阻就變得十分重要。

由于大量新型功率器件應用于便攜式電子產品中，功率器件封裝也沿著小型化，集成度高等方向發展，所以對封裝技術提出了需要具有良好的散熱性和降低電阻的要求。

發明內容

本發明要解決的技術問題是提供一種具有較佳的熱穩定性和電阻較低的封裝結構及其制備方法。

為解決上述技術問題，本發明采用下述技術方案：一種芯片封裝結構，包括襯底，所述襯底上表面的兩側分別形成階梯面，所述芯片封裝結構包括形成在所述襯底上表面的外延層、填充在所述上表面及階梯面上的防水層、形成在所述襯底未被所述防水層和所述外延層覆蓋的背面與側面的第一金屬層以及形成在所述第一金屬層上的第二金屬層。

根據本發明的設計構思，本發明所述芯片封裝結構還包括形成在所述防水層上表面和所述外延層上表面上的鈍化層，所述鈍化層為氧化硅保護層。

根據本發明的設計構思，本發明所述防水層所用填充材料為聚酰亞胺。

根據本發明的設計構思，本發明所述第一金屬層為金屬硅化物層。

根據本發明的設計構思，本發明所述金屬硅化物層由金屬鈦、鎢、鎳、鋁與襯底反應形成。

根據本發明的設計構思，本發明所述第二金屬層為電鍍金屬層。

另外，本發明要求保護所述封裝結構的制備方法，包括以下步驟：

(1)提供一個晶元，所述晶元包括多個芯片及位于多個芯片之間的劃片道，所述芯片包括襯底、形成在所述襯底上的外延層；

(2)在所述劃片道上開設延伸至所述襯底的第一溝槽，在外延層開設第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度，所述第一溝槽與所述第二溝槽連通共同構成了劃片槽；

(3)在所述外延層及所述劃片槽內形成防水層；

(4)去除所述外延層上面及劃片槽上方凸出于所述外延層上面的防水層，在去除了防水層的位置制備鈍化層；

(5)對所述劃片槽進行劃片，將所述芯片分割；

(6)在分割后的芯片外圍制備第一金屬層，將整個芯片覆蓋，加熱到一定溫度，保持足夠時間，緩慢冷卻，使金屬與襯底接觸部分發生反應，生成金屬硅化物層，去除鈍化層和防水層表面未反應金屬；

(7)在所述金屬硅化物層上制備金屬層。

根據本發明的設計構思，本發明所述步驟(2)中所述溝槽使用干法刻蝕。