[發明專利]半導體元件及其制造方法

有效

• 申請號: 201810908701.3
• 申請日: 2018-08-10
• 公開（公告）號: CN110828556B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 蘇柏文;林志韋;賴威志;林泰言
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體元件及其制造方法。半導體元件的結構，包括基板，有元件區域及邊緣區域。多個元件結構形成在所述基板上。蝕刻停止層，設置在所述基板的所述邊緣區域，其中所述蝕刻停止層是從所述基板的暴露表層由P型摻雜所轉換而成。

技術領域

本發明涉及一種半導體制造技術，且特別是關于半導體元件的結構及其制造方法。

背景技術

晶體管是集成電路的主要元件。以晶體管元件的制造為例，其配合晶體管尺寸的縮小以及增加導電性，多種晶體管元件的結構設計也被因應提出。為了增加柵極的導電性，柵極結構可以是金屬柵極的結構。

以金屬柵極結構制造過程(procedure)為例，其需要先形成虛置柵極(dummygate)結構，包括先完成多晶硅的柵極及柵極絕緣層，另外側壁上也形成間隙壁等等結構。其后，多晶硅的虛置柵極會被移除，其所留下的空間后續填入金屬材料當作金屬柵極。

在上述制造過程中，其會包含研磨工藝(process)以得到平坦面且將虛置柵極暴露，以利于后續移除。然而，在基板的邊緣區域的元件密度會低于處在基板中間的元件區域的元件密度，如此邊緣區域會被過度研磨導致傾斜面。此研磨工藝使得基板在邊緣區域的硅材質由于過度研磨導而被暴露。如此，在使用蝕刻工藝要移除多晶硅的虛置柵極時，邊緣區域的基板也會被蝕刻工藝部分移除，可能造成元件損壞。

如何有效排除上述的問題，在制造技術的研發中是需要被考慮以及適當排除。

發明內容

本發明的目的在于提供一種半導體元件及其制造方法，可以減少基板在邊緣區域的損壞，進而也可以減少在元件區域的結構被影響。

為達上述目的，本發明提供的一種半導體元件的結構，包括基板，有元件區域及邊緣區域。多個元件結構形成在所述基板上。蝕刻停止層，設置在所述基板的所述邊緣區域，其中所述蝕刻停止層是從所述基板的暴露表層由P型摻雜所轉換而成。

在一實施例中，對于前述半導體元件的結構，所述邊緣區域的元件密度小于所述元件區域的元件密度。

在一實施例中，對于前述半導體元件的結構，在所述元件區域的所述元件結構的頂暴露表面是介電絕緣層。

在一實施例中，對于前述半導體元件的結構，該基板是單面基板或是雙面基板。

在一實施例中，對于前述半導體元件的結構，在所述基板的所述邊緣區域的所述P型摻雜有足夠的摻雜濃度，以將所述基板的硅材質轉換當作所述蝕刻停止層。

在一實施例中，對于前述半導體元件的結構，所述P型摻雜是含硼的摻雜。

在一實施例中，對于前述半導體元件的結構，所述基板的所述邊緣區域相對于元件區域是傾斜面且屬于所述基板的一部分被暴露。

在一實施例中，對于前述半導體元件的結構，含有所述P型摻雜的硅材質保留，且所述傾斜面趨近傾斜平面。

在一實施例中，對于前述半導體元件的結構，在所述邊緣區域的所述傾斜面包括所述基板的部分以及所述元件結構的殘留部分。

在一實施例中，對于前述半導體元件的結構，所述多個元件結構用于后續形成金屬柵極結構。

在一實施例中，對于前述半導體元件的結構，所述多個元件結構是半制造完成結構，在元件區域所包含的硅材質后續需要被移除。

本發明還提供一種半導體元件的制造方法，包括提供基板，有元件區域及邊緣區域。多個元件結構形成在所述基板上，其中所述多個元件結構包含硅材質。形成掩模層使暴露在所述邊緣區域的所述元件結構的所述硅材質及所述基板的一部分。在所述邊緣區域進行P型摻雜工藝，將在所述邊緣區域暴露的所述硅材質及所述基板的頂部區域轉換成當作蝕刻中止層的材質。進行蝕刻工藝，以移除所述硅材質，其中在所述邊緣區域的所述硅材質被所述蝕刻中止層保護。