[發明專利]3D NAND閃存的讀取方法

有效

• 申請號: 201810864131.2
• 申請日: 2018-08-01
• 公開（公告）號: CN109065091B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 劉紅濤;靳磊;黃瑩;魏文喆;王啟光
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/08
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 董琳

本發明涉及一種3D NAND閃存的讀取方法，所述3D NAND閃存包括在三維空間內陣列排布的多個存儲單元，構成多個存儲串，每一個存儲串的頂部的晶體管為上選擇管，所述上選擇管連接至位線，存儲串底部的晶體管為下選擇管，位于同一層內的多個存儲單元組成存儲行，位于同一存儲行內的存儲單元的柵極均連接至同一字線，待讀取存儲單元所在的存儲串作為選中串，其特征在于，所述讀取方法包括依次進行的預導通階段和讀取階段步驟，其中，在所述預導通階段中對位線施加持續的預充電壓；同時，導通選中串的上選擇管和非選中串的上選擇管，關斷選中串的下選擇管和非選中串的下選擇管。

技術領域

本發明涉及半導體技術領域，尤其涉及一種3D NAND閃存的讀取方法。

背景技術

近年來，閃存(Flash Memory)存儲器的發展尤為迅速。閃存存儲器的主要特點是在不加電的情況下能長期保持存儲的信息，且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。為了進一步提高閃存存儲器的位密度(Bit Density)，同時減少位成本(Bit Cost)，三維的閃存存儲器(3D NAND)技術得到了迅速發展。

在3D NAND閃存結構中，按照串和行進行三維排列，現有技術在對某一存儲單元進行讀取操作時，經常會對該存儲單元相鄰的其他存儲單元造成讀干擾的問題，造成數據漂移。

如何在讀取過程中，減少讀干擾，提高讀取數據的準確性，是目前亟待解決的問題。

發明內容

本發明所要解決的技術問題是，提供一種3D NAND閃存的讀取方法，在讀取過程中減少讀干擾。

本發明提供一種3D NAND閃存的讀取方法，所述3D NAND閃存包括在三維空間內陣列排布的多個存儲單元，構成多個存儲串，每一個存儲串的頂部的晶體管為上選擇管，所述上選擇管連接至位線，存儲串底部的晶體管為下選擇管，位于同一層內的多個存儲單元組成存儲行，位于同一存儲行內的存儲單元的柵極均連接至同一字線，待讀取存儲單元所在的存儲串作為選中串，所述讀取方法包括依次進行的預導通階段和讀取階段步驟，其中，在所述預導通階段中對位線施加持續的預充電壓；同時，導通選中串的上選擇管和非選中串的上選擇管，關斷選中串的下選擇管和非選中串的下選擇管。

可選的，讀取階段中，對位線施加驅動電壓；所述預充電壓大于所述驅動電壓。

可選的，在所述預導通階段中還包括：在預導通階段結束之前，關斷所述非選中串的上選擇管；對位線施加預充電壓直至預導通階段結束。

可選的，在所述預導通階段中還包括：在對位線施加預充電壓的同時，對選中字線和非選中字線施加預導通電壓。

可選的，還包括位于所述讀取階段之后的預關斷階段；所述預關斷階段中，位線保持低電位。

可選的，所述預關斷階段中，導通選中串的上選擇管、非選中串的上選擇管、選擇串的下選擇管和非選中串的下選擇管，以及對非選中字線和選中字線均施加預關斷電壓。

本發明的3D NAND閃存讀取方法中，在正式讀取之前具有預導通階段，在預導通階段，對位線施加預充電壓，在讀取階段之前關斷非選擇串的上選擇管和下選擇管，使得在讀取階段非選中串的溝道電勢等于預充電壓，從而降低非選中串受到的讀干擾，減少讀取錯誤。

附圖說明

圖1為本發明一具體實施方式的3D NAND的存儲結構示意圖；

圖2為本發明一具體實施方式的對3D NAND的存儲單元進行讀取的時序圖；

圖3為本發明一具體實施方式的對3D NAND的存儲單元進行讀取的時序圖。

具體實施方式

下面結合附圖對本發明提供的3D NAND閃存的讀取方法的具體實施方式做詳細說明。