[發明專利]一種具有雙縱向場板的分離柵槽型功率器件

在審

• 申請號: 201810863748.2
• 申請日: 2018-08-01
• 公開（公告）號: CN109192778A
• 公開（公告）日: 2019-01-11
• 發明（設計）人: 吳麗娟;黃也;朱琳;雷冰;吳怡清;張銀艷
• 申請（專利權）人: 長沙理工大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/40;H01L29/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明屬于功率半導體技術領域，具體涉及一種具有雙縱向場板的分離柵槽型功率器件。本發明主要特征在于：在漂移區中引入分離柵，增加柵極和漏極之間柵氧化層的厚度來降低柵漏電荷Q_GD，同時優化體電場分布，提高器件的擊穿電壓；在介質槽內引入雙縱向場板，源縱向場板減小了柵漏之間的接觸面積，進一步降低了器件的柵漏電荷Q_GD，并且輔助耗盡漂移區降低器件的導通電阻，進一步調制器件的體內電場分布來提高器件的擊穿電壓；利用縱向RESURF技術在介質槽右側引入縱向P柱，進一步調制器件的體內電場，提高器件擊穿電壓。最終達到降低柵漏電荷、提高器件耐壓以及降低比導通電阻的目的。

技術領域

本發明屬于功率半導體技術領域，涉及一種具有雙縱向場板的分離柵槽型功率器件。

背景技術

功率半導體器件的發展方向有兩個，一個是具有較大的耐壓BV和較低的比導通電阻R_on,sp，但是由于半導體器件固有的“硅極限”的存在，即擊穿電壓和比導通電阻成2.5次方的關系，限制了功率器件的發展。另一個是向著低導通電阻和較快的開關速度（即較小的柵漏電容Cgd或柵電荷Qgd）方向發展，即較小的R_on,sp×Q_GD,sp。

為了緩解這兩大矛盾，使器件在滿足一定擊穿電壓的前提下，具有較低的比導通電阻和柵漏電荷，本發明在漂移區中引入分離柵結構，增加柵氧化層的距離，降低柵漏電容，進而降低柵漏電荷，減小器件的導通損耗。在介質槽內引入雙縱向場板以輔助耗盡漂移區降低器件的導通電阻，但是傳統的介質槽LDMOS其比導通電阻仍然較大，耐壓較低，未能進一步緩解耐壓與比導通電阻的矛盾，且開關速度較慢。

發明內容

鑒于以上所述現有技術的缺點，本發明提出一種具有雙縱向場板的分離柵槽型功率器件，目的在于提高器件擊穿電壓，降低器件導通電阻的同時減小器件的柵漏電荷。

為實現上述發明目的，本發明技術方案如下：

一種具有雙縱向場板的分離柵槽型功率器件，其元胞結構包括第二摻雜類型襯底、SiO₂埋氧層、第一摻雜類型漂移區、介質槽區、第二摻雜類型條、第二摻雜類型阱區、第一摻雜類型源端重摻雜區、第二摻雜類型源端重摻雜區、第一摻雜類型漏端重摻雜區、淺槽柵接觸電極、源極接觸電極、漏極接觸電極、柵極浮空場板、源場板、漏場板，柵氧化槽、柵源間覆蓋介質層、源漏間覆蓋介質層；所述第二摻雜類型襯底上表面設置有SiO₂埋氧層；所述SiO₂埋氧層上端面設置有第一摻雜類型漂移區；所述第一摻雜類型漂移區中設置有介質槽區、第二摻雜類型條和柵氧化槽；所述介質槽區內部左側置有源場板，右側置有漏場板；所述源場板左側不與介質槽區邊緣鄰接，漏場板右側不與介質槽區邊緣鄰接；所述漏場板右部設置有第二摻雜類型條；所述第二摻雜類型條左邊緣與介質槽區邊緣接觸且平齊；所述第二摻雜類型條上方與第一摻雜類型漏端重摻雜區相連；所述第一摻雜類型漏端重摻雜區上端面鄰接漏極接觸電極；所述漏極接觸電極與源極接觸電極通過表面覆蓋氧化層相隔離，且所述表面覆蓋氧化層在介質槽區上端面上方，所述源極接觸電極下端面置有第二摻雜類型阱區，所述第二摻雜類型阱區內部中包括相互獨立的第一摻雜類型源端重摻雜區和第二摻雜類型源端重摻雜區；所述第二摻雜類型阱區左側設置有柵氧化槽；所述柵氧化槽內部設置有淺槽柵接觸電極和柵極浮空場板。所述淺槽柵接觸電極與源極接觸電極通過表面覆蓋氧化層相隔離。

本發明總的技術方案：首先在漂移區中引入分離柵，優化體電場分布，提高器件的擊穿電壓，同時降低柵漏電荷Q_GD以減少器件開關損耗；在介質槽內引入雙縱向場板，輔助耗盡漂移區降低器件的導通電阻，且可以調制器件的體內電場分布來提高器件的擊穿電壓，同時源縱向場板減小了柵漏之間的接觸面積，進一步降低了器件的柵漏電荷Q_GD；利用縱向RESURF技術在介質槽右側引入縱向P柱，進一步調制器件的體內電場，提高器件擊穿電壓。綜上，本發明可以在提高器件擊穿電壓，降低器件的比導通電阻的同時減小柵漏電荷。