[發明專利]一種自動調整信號占空比的DDR接口電路

在審

• 申請號: 201810863611.7
• 申請日: 2018-08-01
• 公開（公告）號: CN108599756A
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 孔亮;劉亞東;莊志青
• 申請（專利權）人: 燦芯半導體（上海）有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 上海灣谷知識產權代理事務所(普通合伙) 31289
• 代理人: 李曉星

本發明公開了一種自動調整信號占空比的DDR接口電路，包括時鐘信號單元、數據信號單元和數據采樣信號單元，所述時鐘信號單元包括DCC模塊，該DCC模塊將所述時鐘信號單元發送出去的時鐘信號CLKP、CLKN接收回來，檢測其正向信號的占空比，產生由占空比控制的電壓VDCC，電壓VDCC反饋給所述時鐘信號單元、數據信號單元和數據采樣信號單元各自的前級控制端DCC_S，把偏離的信號占空比調整回來。

技術領域

本發明涉及DDR(雙倍速率同步動態隨機存儲器)技術領域，尤其涉及DDR接口電路。

背景技術

隨著DDR等接口電路工作速度的越來越高，包括時鐘信號(clock)，數據信號(DQ)，數據采樣信號(DQS)的占空比帶來的挑戰越來越大，傳統電路一般采用控制線，當肉眼發現信號占空比不夠時，通過控制線手動進行一定的彌補，甚至干脆不做調整。

發明內容

本發明的目的在于提供自動調整信號占空比的DDR接口電路。

實現上述目的的技術方案是：

一種自動調整信號占空比的DDR接口電路，包括時鐘信號單元、數據信號單元和數據采樣信號單元，

所述時鐘信號單元包括DCC模塊，該DCC模塊將所述時鐘信號單元發送出去的時鐘信號CLKP、CLKN接收回來，檢測其正向信號的占空比，產生由占空比控制的電壓VDCC，電壓VDCC反饋給所述時鐘信號單元、數據信號單元和數據采樣信號單元各自的前級控制端DCC_S。

優選的，所述DCC模塊包括比較器，該比較器的同相輸入端輸入時鐘信號CLKP，反相輸入端輸入時鐘信號CLKN，輸出端輸出電壓VDCC。

優選的，所述的前級控制端DCC_S包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，其中，

第一PMOS管的源極接電源，漏極連接第二PMOS管的源極，柵極接電壓VDCC；

第二PMOS管和第一NMOS管各自的柵極相連作為輸入端，各自的漏極相連作為輸出端；

第二NMOS管的漏極連接第一NMOS管的源極，柵極接電壓VDCC，源極接地。

本發明的有益效果是：本發明通過自動檢測時鐘信號的占空比來自動調整時鐘信號、數據信號以及數據采樣信號的占空比，避免了費時費力的手工調整。并且，隨溫度電壓等環境變化為實時動態調整，保證所有信號占空比始終為最優。

附圖說明

圖1是本發明的DDR接口電路的電路結構圖；

圖2是本發明中DCC模塊的電路圖；

圖3是本發明中前級控制端DCC_S的電路圖。

具體實施方式

下面將結合附圖對本發明作進一步說明。

如圖1所示，DDR接口包括時鐘信號(clock)單元、數據信號(DQ)單元、數據采樣信號(DQS)單元等，此類信號又分為差分信號，如：時鐘信號、數據采集信號。單端信號，如：數據信號。差分信號的正向信號電路與單端信號的電路保持一致，差分信號的反向信號電路由單端信號電路復制而來，前面加一個反向器組成。電路一致，則因為工藝電壓溫度等導致的占空比偏差在所有信號上表現一致。

利用這一一致性，本發明的DDR接口電路中，時鐘信號單元包括DCC模塊，該DCC模塊將時鐘信號單元發送出去的時鐘信號CLKP、CLKN接收回來，檢測其正向信號的占空比，產生由占空比控制的電壓VDCC。具體地，參閱圖2，DCC模塊包括比較器U，該比較器U的同相輸入端輸入時鐘信號CLKP，反相輸入端輸入時鐘信號CLKN，輸出端輸出電壓VDCC。圖1中，DQSP為數據采樣信號的正向信號，DQSN為數據采樣信號的反向信號。