[發(fā)明專利]重布線層的制造方法、晶圓級封裝方法及重布線層有效
| 申請?zhí)枺?/td> | 201810836291.6 | 申請日: | 2018-07-26 |
| 公開(公告)號: | CN110767559B | 公開(公告)日: | 2022-03-25 |
| 發(fā)明(設(shè)計)人: | 殷原梓 | 申請(專利權(quán))人: | 中芯國際集成電路制造(天津)有限公司;中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/60 | 分類號: | H01L21/60;H01L23/488 |
| 代理公司: | 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 屈蘅 |
| 地址: | 300385 天津市西青*** | 國省代碼: | 天津;12 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 布線 制造 方法 晶圓級 封裝 | ||
本發(fā)明提供了一種重布線層的制造方法、晶圓級封裝方法及半導(dǎo)體結(jié)構(gòu),首先在基底上形成第二介質(zhì)層,再在所述第二介質(zhì)層中形成多個暴露出所述焊墊的多通孔結(jié)構(gòu),接著形成重布線層,所述重布線層覆蓋部分所述第二介質(zhì)層和所述多通孔結(jié)構(gòu)中各通孔的內(nèi)壁。由于在所述第二介質(zhì)層中形成多個暴露出所述焊墊的多通孔結(jié)構(gòu),所述多通孔結(jié)構(gòu)可以減弱所述多通孔結(jié)構(gòu)內(nèi)的介質(zhì)層對重布線層的應(yīng)力,進(jìn)而避免了重布線開路,提高了封裝的質(zhì)量,使芯片的良率和可靠性進(jìn)一步提升。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造工藝技術(shù)領(lǐng)域,尤其涉及一種重布線層的制造方法、晶圓級封裝方法及半導(dǎo)體結(jié)構(gòu)。
背景技術(shù)
晶圓級封裝(Wafer Level Packaging,WLP)是芯片封裝方式的一種,是將整片晶圓生產(chǎn)完成后,直接在晶圓上進(jìn)行封裝和測試,完成之后才切割制成單顆芯片,無需經(jīng)過打線或填膠。晶圓級封裝具有封裝尺寸小和封裝后電性能優(yōu)良的優(yōu)點(diǎn),并且容易與晶圓制造和芯片組裝兼容,可以簡化晶圓制造到產(chǎn)品出貨的過程,降低整體生產(chǎn)成本。
然而,在進(jìn)行晶圓級封裝工藝時,重布線層容易發(fā)生碎裂,進(jìn)而導(dǎo)致芯片開路,使芯片的良率和可靠性降低。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種重布線層的制造方法、晶圓級封裝方法及半導(dǎo)體結(jié)構(gòu),以解決現(xiàn)有技術(shù)中的重布線層容易發(fā)生碎裂,造成封裝產(chǎn)生缺陷等問題。
為了達(dá)到上述目的,本發(fā)明提供了一種重布線層的制造方法,所述重布線層的制造方法包括:
提供基底,所述基底上形成有第一介質(zhì)層及位于所述第一介質(zhì)層中的多個焊墊;
形成第二介質(zhì)層,所述第二介質(zhì)層覆蓋所述第一介質(zhì)層,所述第二介質(zhì)層中形成有多個多通孔結(jié)構(gòu),一個所述多通孔結(jié)構(gòu)暴露出一個所述焊墊;及
形成重布線層,所述重布線層覆蓋所述多通孔結(jié)構(gòu)中各通孔的內(nèi)壁并延伸覆蓋部分所述第二介質(zhì)層。
可選的,所述多通孔結(jié)構(gòu)中的多個通孔呈一行排列,每個所述通孔在行方向上的截面寬度小于等于5微米。
可選的,形成所述第二介質(zhì)層之后,所述重布線層的制造方法還包括:
形成第一鈍化層,所述第一鈍化層覆蓋所述多通孔結(jié)構(gòu)的內(nèi)壁并延伸覆蓋所述第二介質(zhì)層。
可選的,形成所述重布線層的步驟包括:
在所述第一鈍化層上形成絕緣層,所述絕緣層暴露出所述多通孔結(jié)構(gòu)及部分所述第一鈍化層;
以所述絕緣層為掩膜,形成重布線層,所述重布線層覆蓋所述多通孔結(jié)構(gòu)中各通孔的內(nèi)壁并延伸覆蓋部分所述第一鈍化層;
去除所述絕緣層。
可選的,所述重布線層包括多條金屬線,多條所述金屬線呈多行排列,一條所述金屬線對應(yīng)至少一個所述多通孔結(jié)構(gòu)。
可選的,形成所述重布線層之后,所述重布線層的制造方法還包括:
形成第三介質(zhì)層,所述第三介質(zhì)層覆蓋所述重布線層及所述第一鈍化層并填充所述多通孔結(jié)構(gòu);
在每個所述多通孔結(jié)構(gòu)兩側(cè)的第三介質(zhì)層中形成第一溝槽,所述第一溝槽暴露出部分所述金屬線;
形成第二鈍化層,所述第二鈍化層覆蓋所述第一溝槽的內(nèi)壁并延伸覆蓋所述第三介質(zhì)層。
可選的,所述第一溝槽沿著行方向的截面寬度小于等于3微米。
可選的,每個所述多通孔結(jié)構(gòu)兩側(cè)的第一溝槽的數(shù)量相同。
可選的,所述第二介質(zhì)層的材料與所述第三介質(zhì)層的材料相同。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(天津)有限公司;中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(天津)有限公司;中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810836291.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





