[發明專利]帶寬自適應的串行數據傳輸系統

有效

• 申請號: 201810834053.1
• 申請日: 2018-07-26
• 公開（公告）號: CN108988991B
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 許波;程玉華;陳凱;賈樹林;唐宇;趙佳;邱根
• 申請（專利權）人: 電子科技大學
• 主分類號: H04L1/00
• 分類號: H04L1/00;G06F15/17
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平;陳靚靚

本發明公開了一種帶寬自適應的串行數據傳輸系統，在數據發送FPGA中對待傳輸數據采用發送端數據緩存模塊進行緩存轉換，再由發送端數據編碼模塊按照自定義的格式進行編碼，編碼后的數據由采用IP核實現的GTX發送器通過傳輸介質進行發送；數據接收FPGA接收數據后先通過采用IP核實現的GTX接收器進行接收，再由接收端數據解碼模塊進行解碼，最后由接收端數據緩存模塊進行緩存轉換，將原始數據恢復出來。本發明通過對數據發送FPGA和數據接收FPGA中數據編碼方式和相關參數的設置，實現對動態傳輸帶寬的自適應。

技術領域

本發明屬于高速串行數據傳輸技術領域，更為具體地講，涉及一種帶寬自適應的串行數據傳輸系統。

背景技術

隨著現代電子技術和信息處理的飛速發展，測試儀器進行數據采集時的帶寬、采樣率和通道數急劇增長，從而使得數據量越來越大，除了對數據采集的速度要求越來越高之外，數據采集后的傳輸速度和可靠性要求也隨之增高，同樣，圖像視頻等領域也對傳輸速度和質量提出來更高的要求。通常高速數據傳輸系統只能根據既定的傳輸條件而設計，無法在不改變設計的條件下應對多變的傳輸條件，而且測試儀器對一個未知信號進行測量時，不能因測試設備的接入而導致輸入量共地，改變了設備原有的工作狀態，因而必須在數據采集進來進行隔離。就目前數據傳輸系統而言尚存在以下不足：

(1)無法對動態帶寬達到自適應：

現有方法中通常使用現場可編程門陣列(FPGA)搭載高速傳輸協議，實現數據的串行發送和接收，此方法一般預先計算好待傳輸數據的帶寬，比如2Gbps，再根據數據打包的格式以及鏈路編碼的帶寬損耗，計算出搭載協議后的物理層傳輸速率，比如帶寬損耗為20％，那么要求最大帶寬為2Gbps/80％＝2.5Gbps。這樣的方法是在進行傳輸速率匹配的條件進行設計的，其缺陷在于此設計只能適用于某一固定的傳輸帶寬，比如上述僅能匹配2Gbps，若待傳輸帶寬變為其他值，則需要重新計算來匹配傳輸過程的速率，那么設計也要修改，無法對動態的傳輸速率達到自適應。

(2)隔離器件傳輸速率低：

為解決被測系統與測試儀器互相干擾的問題，常用的隔離方法為磁隔離，即采用高速數字隔離器，這種隔離方法雖然穩定且抗干擾能力強，但其傳輸速度也只能達到一定值，并且為并行傳輸方式，其劣勢在于當數據位寬很大時，則需要多個隔離器件實現，從而使得采集板卡功耗增大，器件面積增大。

綜上所述，傳統高速傳輸技術無法達到自適應帶寬的要求，以及傳統隔離技術無法突破高速率的瓶頸，那么如何在滿足隔離、高速、傳輸帶寬變化條件下將數據傳輸至后端處理，成了現代測試儀器的重要研究內容。

發明內容

本發明的目的在于克服現有技術的不足，提供一種帶寬自適應的串行數據傳輸系統，通過對數據發送FPGA和數據接收FPGA中數據編碼方式和相關參數的設置，實現對動態傳輸帶寬的自適應。

為了實現以上發明目的，本發明帶寬自適應的串行數據傳輸系統包括包括數據發送FPGA和數據接收FPGA，其特征在于：

數據發送FPGA包括發送端時鐘網絡配置模塊、M個發送端緩存模塊、M個發送端編碼模塊、GTX發送器，其中：

發送端時鐘網絡配置模塊用于接收外部時鐘source_clk1并根據其生成時鐘信號sys_clk1，發送給GTX發送器；