[發明專利]帶寬自適應的串行數據傳輸系統

有效

• 申請號: 201810834053.1
• 申請日: 2018-07-26
• 公開（公告）號: CN108988991B
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 許波;程玉華;陳凱;賈樹林;唐宇;趙佳;邱根
• 申請（專利權）人: 電子科技大學
• 主分類號: H04L1/00
• 分類號: H04L1/00;G06F15/17
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平;陳靚靚

1.一種帶寬自適應的串行數據傳輸系統，包括數據發送FPGA和數據接收FPGA，其特征在于：

數據發送FPGA包括發送端時鐘網絡配置模塊、M個發送端緩存模塊、M個發送端編碼模塊、GTX發送器，其中：

發送端時鐘網絡配置模塊用于接收外部時鐘source_clk1并根據其生成時鐘信號sys_clk1，發送給GTX發送器；

M個發送端緩存模塊用于分別接收1路待傳輸數據DATA_i進行緩存，i＝1,2,…,M，記第i路待傳輸數據DATA_i對應的同步時鐘DATA_clk_i的頻率為f_TXi、數據位寬為b_TXi，其數據帶寬BW_TXi＝f_TXi·b_TXi需要滿足BW_TXi≤BW_TXmax，BW_TXmax表示預設的數據帶寬上限；發送端緩存模塊采用FIFO實現，FIFO的寫數據位寬δ≥b_TXmax，讀數據位寬ε≤χ-1，b_TXmax為M路待傳輸數據DATA_i對應數據位寬b_TXi中的最大數據位寬，χ表示用于實現GTX發送器的IP核的用戶邏輯層位寬，將每路待傳輸數據DATA_i對應的同步時鐘DATA_clk_i作為對應FIFO的寫端口時鐘，將從GTX發送器接收的時鐘信號user_clk1作為FIFO的讀端口時鐘；

M個發送端數據編碼模塊用于從對應的發送端緩存模塊中讀取待傳輸數據并進行編碼，根據接收的時鐘信號user_clk1對讀取數據進行編碼后得到編碼數據Tx_D_i，將編碼數據Tx_D_i送入GTX發送器，編碼方法如下：

記第i個發送端數據編碼模塊從第i個發送端緩存模塊讀取待傳輸數據DATA_i時的讀取數據為Tx_rd_data_i，對應的數據有效信號為Valid_i，進行拼接得到數據Tx_rd_data′_i，拼接格式為Tx_rd_data′_i＝{valid_i,x'h0,Tx_rd_data_i}，其中x'h0表示填充x位二進制0，x＝χ-ε-1；對于數據Tx_rd_data′_i，以時鐘信號user_clk1為計數標準，按照每φ個Tx_rd_data′_i插入1個數據對齊編碼的格式進行數據重構，得到編碼數據Tx_D_i；

GTX發送器采用IP核實現，接收外部參考時鐘信號ref_clk_N1/P1和時鐘信號sys_clk1，生成時鐘信號user_clk1發送給M個發送端緩存模塊和M個發送端數據編碼模塊，時鐘信號user_clk1的頻率f_{user_clk}采用以下公式計算：

f_{user_clk}*α＝BW_{line_rate}

其中，α表示線路編碼的內部數據位寬，BW_{line_rate}表示設置的GTX發送器的發送端鏈路線速率，需要滿足以下條件：

其中，φ表示從M個發送端緩存模塊中讀出的數據Tx_rd_data_i與數據對齊編碼的比值，η％表示GTX發送器中線路編碼模式造成的帶寬損耗；

GTX發送器接收M個編碼數據Tx_D_i，轉換為串行數據后通過傳輸介質進行發送；

數據接收FPGA包括接收端時鐘網絡配置模塊、M個接收端緩存模塊、M個接收端編碼模塊、GTX接收器，其中：

接收端時鐘網絡配置模塊用于接收外部時鐘source_clk2并根據其生成時鐘信號sys_clk2，發送給GTX接收器；根據各個待傳輸數據的時鐘參數生成對應的數據源同步時鐘DATA_clk′_i，分別發送給對應的接收端緩存模塊；

GTX接收器采用IP核實現，接收外部參考時鐘信號ref_clk_N2/P2和時鐘信號sys_clk2，生成時鐘信號user_clk2發送給M個接收端數據解碼模塊，時鐘信號user_clk2的頻率為f_{user_clk}；從傳輸介質接收串行數據，處理得到M路接收數據Rx_D_i以及同步控制信號Rx_data_ctrl_i后分別發送給對應的接收端譯碼模塊；

M個接收端譯碼模塊用于分別從GTX接收器接收1路接收數據Rx_D_i和同步控制信號Rx_data_ctrl_i，對接收數據Rx_D_i進行解碼，將解碼后的數據Rx_wr_data_i發送給對應的接收端緩存模塊，解碼方法如下：

首先根據同步控制信號Rx_data_ctrl_i從接收數據Rx_D_i中去除數據對齊編碼，提取得到數據Rx_D′_i，規則如下：

1)如果Rx_data_ctrl_i＝(χ/8)'b11...1且Rx_D_i＝K_value，則Rx_D_i為數據對齊編碼，將該數據丟棄，K_value表示數據對齊編碼的值，(χ/8)'b11...1表示連續χ/8位均為1；

2)如果Rx_data_ctrl_i＝(χ/8)'b00...0且Rx_D_i≠K_value，則Rx_D_i為有效數據，則對該數據進行提?。?/p>

3)如果Rx_data_ctrl_i為其它值，則Rx_D_i為無效數據，將該數據丟棄；

根據發送端數據編碼模塊中的拼接格式從數據Rx_D′_i分離出數據Rx_wr_data′_i和數據有效信號valid_i′，根據數據有效信號valid_i′從數據Rx_wr_data′_i中提取出有效數據Rx_wr_data_i；

M個接收端緩存模塊用于分別接收1路解碼數據并進行緩存，發送端緩存模塊采用FIFO實現，FIFO的寫數據位寬為δ，讀數據位寬為ε，將從GTX發送器接收的時鐘信號user_clk2作為FIFO的寫端口時鐘，將從接收端時鐘配置模塊接收的對應數據源同步時鐘DATA_clk′_i作為FIFO的讀端口時鐘。