[發(fā)明專利]半導(dǎo)體裝置及其制造方法在審
| 申請?zhí)枺?/td> | 201810832374.8 | 申請日： | 2018-07-26 |
| 公開（公告）號： | CN110211943A | 公開（公告）日： | 2019-09-06 |
| 發(fā)明（設(shè)計）人： | 田嶋尚之;栗田洋一郎;下川一生 | 申請（專利權(quán)）人： | 東芝存儲器株式會社 |
| 主分類號： | H01L23/498 | 分類號： | H01L23/498;H01L21/56 |
| 代理公司： | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人： | 楊林勳 |
| 地址： | 日本*** | 國省代碼： | 日本;JP |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 絕緣層 再配線層 通孔 半導(dǎo)體裝置 電極層 配線 芯片 金屬材料 配線連接 樹脂構(gòu)件 凸塊連接 芯片連接 積層 凸塊 制造 覆蓋 | ||
1.一種半導(dǎo)體裝置，其具備：
再配線層；
多個凸塊，設(shè)置在所述再配線層的第1面上；
多個芯片，積層在所述再配線層的第2面上；及
樹脂構(gòu)件，設(shè)置在所述第2面上，覆蓋所述多個芯片；且
所述再配線層具有：
絕緣層；
配線，設(shè)置在所述絕緣層內(nèi)；
第1通孔，設(shè)置在所述絕緣層內(nèi)，與所述配線連接；
電極層，設(shè)置在所述絕緣層內(nèi)，由與所述第1通孔的材料不同的金屬材料形成，在所述第1面露出，且與所述第1通孔及所述凸塊連接；及
第2通孔，設(shè)置在所述絕緣層內(nèi)，與所述配線及所述多個芯片連接；且
所述電極層與所述第2面的距離短于所述第1面與所述第2面的距離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述電極層的所述凸塊側(cè)的表面與所述第1面構(gòu)成同一平面，或相對于所述第1面凹陷。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中所述電極層包含貴金屬。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其進(jìn)而具備設(shè)置在所述第1面上且與所述配線連接的控制用芯片。
5.一種半導(dǎo)體裝置的制造方法，其具備如下步驟，即：
在支撐基板上，形成絕緣層、設(shè)置在所述絕緣層內(nèi)且在所述絕緣層的下表面露出的多個第1通孔、設(shè)置在所述絕緣層內(nèi)且與所述多個第1通孔連接的多個配線、及與所述配線連接且在所述絕緣層的上表面露出的多個第2通孔；
在所述絕緣層上積層多個芯片，并且將所述多個芯片連接于所述第2通孔；
在所述絕緣層上形成覆蓋所述多個芯片的樹脂構(gòu)件；
將所述支撐基板除去；
通過對所述第1通孔的露出面進(jìn)行蝕刻而在所述絕緣層的下表面形成凹部；
在所述凹部內(nèi)形成包含與所述第1通孔的材料不同的金屬材料的電極層；及
在所述電極層接合凸塊。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中形成所述電極層的步驟具有如下步驟，即，在所述第1通孔的露出面無電解鍍覆所述金屬材料。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于東芝存儲器株式會社，未經(jīng)東芝存儲器株式會社許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810832374.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
