[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201810832374.8
• 申請日: 2018-07-26
• 公開（公告）號: CN110211943A
• 公開（公告）日: 2019-09-06
• 發明（設計）人: 田嶋尚之;栗田洋一郎;下川一生
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

本發明的實施方式提供電極層的位置精度較高的半導體裝置及其制造方法。本發明的實施方式的半導體裝置具備：再配線層；多個凸塊，設置在所述再配線層的第1面上；多個芯片，積層在所述再配線層的第2面上；及樹脂構件，設置在所述第2面上，覆蓋所述多個芯片。所述再配線層具有：絕緣層；配線，設置在所述絕緣層內；第1通孔，設置在所述絕緣層內，與所述配線連接；電極層，設置在所述絕緣層內，由與所述第1通孔的材料不同的金屬材料形成，在所述第1面露出，且與所述第1通孔及所述凸塊連接；及第2通孔，設置在所述絕緣層內，與所述配線及所述多個芯片連接。所述電極層與所述第2面的距離短于所述第1面與所述第2面的距離。

【相關申請案】

本申請案享有以日本專利申請案2018-34557號(申請日：2018年2月28日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。

技術領域

實施方式涉及半導體裝置及其制造方法。

背景技術

自先前以來制造如下半導體裝置，即，在印刷基板上積層多片存儲器芯片，并利用樹脂鑄模。在印刷基板的下表面接合有凸塊，經由該凸塊將半導體裝置安裝于電子設備等。另一方面，近年來，由于要求半導體裝置低矮化，因此提出有使用再配線層代替印刷基板的技術。再配線層通過半導體制程形成在支撐基板上，在再配線層上積層芯片之后將支撐基板除去。在再配線層的下表面上設置有電極層，且在該電極層接合有凸塊。然而，除去支撐基板之后的再配線層容易產生翹曲，難以精度佳地形成電極層。

發明內容

實施方式提供電極層的位置精度較高的半導體裝置及其制造方法。

實施方式的半導體裝置具備：再配線層；多個凸塊，設置在所述再配線層的第1面上；多個芯片，積層在所述再配線層的第2面上；及樹脂構件，設置在所述第2面上，覆蓋所述多個芯片。所述再配線層具有：絕緣層；配線，設置在所述絕緣層內；第1通孔，設置在所述絕緣層內，與所述配線連接；電極層，設置在所述絕緣層內，由與所述第1通孔的材料不同的金屬材料形成，在所述第1面露出，且與所述第1通孔及所述凸塊連接；及第2通孔，設置在所述絕緣層內，與所述配線及所述多個芯片連接。所述電極層與所述第2面的距離短于所述第1面與所述第2面的距離。

實施方式的半導體裝置的制造方法具備如下步驟，即：在支撐基板上形成絕緣層、設置在所述絕緣層內且在所述絕緣層的下表面露出的多個第1通孔、設置在所述絕緣層內且與所述多個第1通孔連接的多個配線、及與所述配線連接且在所述絕緣層的上表面露出的多個第2通孔；在所述絕緣層上積層多個芯片，并且將所述多個芯片連接于所述第2通孔；在所述絕緣層上形成覆蓋所述多個芯片的樹脂構件；將所述支撐基板除去；通過對所述第1通孔的露出面進行蝕刻而在所述絕緣層的下表面形成凹部；在所述凹部內形成包含與所述第1通孔的材料不同的金屬材料的電極層；及在所述電極層接合凸塊。

附圖說明

圖1是表示實施方式的半導體裝置的剖視圖。

圖2是表示實施方式的半導體裝置的再配線層的一部分的局部放大剖視圖。

圖3(a)～(d)是表示實施方式的半導體裝置的制造方法的剖視圖。

圖4(a)～(c)是表示實施方式的半導體裝置的制造方法的剖視圖。

圖5(a)～(c)是表示實施方式的半導體裝置的制造方法的剖視圖。

圖6(a)～(c)是表示實施方式的半導體裝置的制造方法的剖視圖。

圖7(a)及(b)是表示實施方式的半導體裝置的制造方法的剖視圖。

圖8是表示實施方式的半導體裝置的制造方法的局部放大剖視圖。

具體實施方式

以下對實施方式進行說明。