[發明專利]FPGA硬件抽象層

有效

• 申請號: 201810791103.2
• 申請日: 2018-07-18
• 公開（公告）號: CN108984324B
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 吳宇;謝文武;朱鵬;施峻武;王德剛;向良軍
• 申請（專利權）人: 湖南理工學院;湖南基石通信技術有限公司
• 主分類號: G06F9/54
• 分類號: G06F9/54
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 黃曉慶

本申請提供一種FPGA硬件抽象層，其包括有組件接口適配和總線接口適配模塊，由于設置有專門的組件接口適配模塊將FPGA硬件抽象層與上層波形組件分離，設置有總線接口適配模塊將FPGA硬件抽象層與底層的總線驅動分離，保證FPGA硬件抽象層代碼具有平臺無關特性，從而FPGA硬件抽象層能夠穩定在不同平臺中穩定可靠運行。

技術領域

本申請涉及計算機技術領域，特別是涉及一種FPGA(Field-Programmable GateArray，現場可編程邏輯門陣列)硬件抽象層。

背景技術

硬件抽象層(Hardware Abstraction Layer，HAL)是軟件無線電系統中的一項關鍵技術，該技術旨在屏蔽底層硬件平臺的復雜性和差異性，為運行在硬件抽象層上層的波形組件提供統一標準的數據收發接口，從而降低波形組件對具體硬件平臺的依賴。因此硬件抽象層對于提高波形組件的模塊化程度和跨平臺可移植性具有十分重要的作用。

FPGA作為一種軟件可編程的邏輯芯片，具有運行速度快、運算能力強的特點，特別適合完成實時性要求高、運算量大的操作，這些特點使得FPGA芯片在軟件無線電系統中得到廣泛應用，成為主力處理器芯片。因此，在FPGA上運行硬件抽象層，以屏蔽底層硬件平臺差異，從而提高FPGA波形組件的可移植就變得意義十分重大。然而，由于FPGA程序編程語法復雜、開發和調試難度大，要實現一個靈活、高效、運行穩定可靠的FPGA硬件抽象層是一項十分復雜的工作。在傳統的實現方法中，通常針對不同的底層硬件平臺、針對上層運行的特定波形組件，專門開發特定的FPGA硬件抽象層，這就導致FPGA硬件抽象層開發難度大、開發周期長，且由于不同人員開發經驗和水平不同，導致FPGA硬件抽象層的控制質量不一，嚴重影響應用FPGA系統(例如軟件無線電系統)的穩定可靠運行。

發明內容

基于此，有必要針對上述技術問題，提供一種系統穩定運行的FPGA硬件抽象層。

一種FPGA硬件抽象層，包括組件接口適配模塊、預存波形組件發送數據的目的邏輯地址與物理地址映射關系的LD-PD配置模塊、報文發送封裝模塊以及總線接口適配模塊；所述組件接口適配模塊與上層的波形組件以及報文發送封裝模塊連接，所述LD(logicaladdress，邏輯地址)-PD(Physical Address，物理地址)配置模塊與所述報文發送封裝模塊連接，所述報文發送封裝模塊與所述總線接口適配模塊連接，所述總線接口適配模塊與底層的總線驅動連接；

當波形組件有報文數據需要發送時，報文數據通過所述組件接口適配模塊進入所述報文發送封裝模塊，所述報文發送封裝模塊根據所述報文數據攜帶的目的邏輯地址查詢所述LD-PD配置模塊中的目的邏輯地址與物理地址映射關系，判斷所述報文數據達到的目的波形組件為本地或為遠端，當為本地時，發送所述報文數據至組件接口適配模塊，由所述組件接口適配模塊發送所述報文數據至目的波形組件；當為遠端時，所述報文發送封裝模塊將所述報文數據封裝為硬件抽象層報文，將所述硬件抽象層報文以及所述報文數據對應的物理地址發送至所述總線接口適配模塊，由所述總線接口適配模塊將所述硬件抽象層報文發送至所述物理地址對應的總線驅動。

在其中一個實施例中，FPGA硬件抽象層還包括總線發送仲裁模塊，所述報文發送封裝模塊通過所述總線發送仲裁模塊與所述總線接口適配模塊連接；所述報文發送封裝模塊將所述硬件抽象層報文以及所述報文數據對應的物理地址發送至所述總線發送仲裁模塊，所述總線發送仲裁模塊查詢所述物理地址對應的總線驅動是否空閑，若空閑，則通過總線接口適配模塊將所述硬件抽象層報文發送至所述對應的總線驅動；若不空閑，則根據數據發送優先級隊列等待處理，當到達處理時刻時，通過所述總線接口適配模塊將所述硬件抽象層報文發送至所述物理地址對應的總線驅動。

在其中一個實施例中，所述根據數據發送優先級隊列等待處理，包括：

當當前所述硬件抽象層報文在數據發送優先級隊列中優先級最高時，打斷所述對應的總線驅動中當前傳輸。