[發明專利]FPGA硬件抽象層

有效

• 申請號: 201810791103.2
• 申請日: 2018-07-18
• 公開（公告）號: CN108984324B
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 吳宇;謝文武;朱鵬;施峻武;王德剛;向良軍
• 申請（專利權）人: 湖南理工學院;湖南基石通信技術有限公司
• 主分類號: G06F9/54
• 分類號: G06F9/54
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 黃曉慶

1.一種FPGA硬件抽象系統，其特征在于，所述FPGA硬件抽象系統包括FPGA硬件抽象層，FPGA硬件抽象層應用于報文數據發送場景，包括組件接口適配模塊、預存波形組件發送數據的目的邏輯地址與物理地址映射關系的LD-PD配置模塊、報文發送封裝模塊、總線接口適配模塊以及總線發送仲裁模塊；

所述組件接口適配模塊與上層的波形組件以及報文發送封裝模塊連接，所述LD-PD配置模塊與所述報文發送封裝模塊連接，所述報文發送封裝模塊與所述總線接口適配模塊連接，所述總線接口適配模塊與底層的總線驅動連接，所述報文發送封裝模塊通過所述總線發送仲裁模塊與所述總線接口適配模塊連接；

當波形組件有報文數據需要發送時，報文數據通過所述組件接口適配模塊進入所述報文發送封裝模塊，所述報文發送封裝模塊根據所述報文數據攜帶的目的邏輯地址查詢所述LD-PD配置模塊中的目的邏輯地址與物理地址映射關系，判斷所述報文數據達到的目的波形組件為本地或為遠端，當為本地時，發送所述報文數據至組件接口適配模塊，由所述組件接口適配模塊發送所述報文數據至目的波形組件；當為遠端時，所述報文發送封裝模塊將所述報文數據封裝為硬件抽象層報文，將所述硬件抽象層報文以及所述報文數據對應的物理地址發送至所述總線接口適配模塊，由所述總線接口適配模塊將所述硬件抽象層報文發送至所述物理地址對應的總線驅動；

所述報文發送封裝模塊將所述硬件抽象層報文以及所述報文數據對應的物理地址發送至所述總線發送仲裁模塊，所述總線發送仲裁模塊查詢所述物理地址對應的總線驅動是否空閑，若空閑，則通過總線接口適配模塊將所述硬件抽象層報文發送至所述對應的總線驅動。

2.根據權利要求1所述的FPGA硬件抽象系統，其特征在于，所述總線發送仲裁模塊具有N個輸入端口以及M個輸出端口。

3.根據權利要求1所述的FPGA硬件抽象系統，其特征在于，若所述總線發送仲裁模塊查詢所述物理地址對應的總線驅動不空閑，則根據數據發送優先級隊列等待處理，當到達處理時刻時，通過所述總線接口適配模塊將所述硬件抽象層報文發送至所述物理地址對應的總線驅動。

4.根據權利要求3所述的FPGA硬件抽象系統，其特征在于，所述根據數據發送優先級隊列等待處理，包括：

當當前所述硬件抽象層報文在數據發送優先級隊列中優先級最高時，打斷所述對應的總線驅動中當前傳輸。

5.根據權利要求1所述的FPGA硬件抽象系統，其特征在于，所述組件接口適配模塊加載有波形組件接口規范、且定義有波形組件的統一接口時序。

6.根據權利要求5所述的FPGA硬件抽象系統，其特征在于，所述總線接口適配模塊加載有總線驅動接口規范、且定義有總線驅動的統一接口時序。

7.根據權利要求1所述的FPGA硬件抽象系統，其特征在于，所述目的邏輯地址與物理地址映射關系以映射關系列表的形式存儲。

8.一種FPGA硬件抽象系統，其特征在于，所述FPGA硬件抽象系統包括FPGA硬件抽象層，FPGA硬件抽象層應用于報文數據發送場景，包括組件接口適配模塊、預存波形組件發送數據的目的邏輯地址與物理地址映射關系的LD-PD配置模塊、報文發送封裝模塊、總線發送仲裁模塊、組件接收仲裁模塊、報文接收解析模塊以及總線接口適配模塊；

所述組件接口適配模塊與上層的波形組件、報文發送封裝模塊以及組件接收仲裁模塊連接，所述LD-PD配置模塊與所述報文發送封裝模塊以及報文接收解析模塊連接，所述報文發送封裝模塊與總線發送仲裁模塊以及組件接收仲裁模塊連接，所述總線發送仲裁模塊以及所述報文接收解析模塊與所述總線接口適配模塊連接，所述總線接口適配模塊與底層的總線驅動連接；

當波形組件有報文數據需要發送時，報文數據通過所述組件接口適配模塊進入所述報文發送封裝模塊，所述報文發送封裝模塊根據所述報文數據攜帶的目的邏輯地址查詢所述LD-PD配置模塊中的目的邏輯地址與物理地址映射關系，判斷所述報文數據達到的目的波形組件為本地或為遠端，當為本地時，發送所述報文數據至所述組件接口適配模塊，由所述組件接口適配模塊發送所述報文數據至所述目的波形組件；當為遠端時，所述報文發送封裝模塊將所述報文數據封裝為硬件抽象層報文，將所述硬件抽象層報文以及所述報文數據對應的物理地址發送至所述總線發送仲裁模塊，若所述物理地址對應的總線驅動空閑，則由總線接口適配模塊將所述硬件抽象層報文發送至所述對應的總線驅動；

當波形組件接收遠端發送的報文數據時，通過所述總線接口適配模塊進入報文接收解析模塊，所述報文接收解析模塊從接收到的報文數據中解析出目的邏輯地址和數據，將解析出的目的邏輯地址和數據發送至組件接收仲裁模塊，所述組件接收仲裁模塊根據所述目的邏輯地址確定接收該報文數據的目的波形組件，若檢測所述組件接口適配模塊中所述目的波形組件對應的接收端口空閑，則由所述組件接口適配模塊將解析出的數據發送至所述目的波形組件。