[發明專利]層疊式半導體裝置和半導體系統

有效

• 申請號: 201810790501.2
• 申請日: 2018-07-18
• 公開（公告）號: CN109785873B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 洪尹起
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C5/02
• 分類號: G11C5/02
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;李少丹

本發明公開了一種層疊式半導體裝置和半導體系統。半導體裝置可以包括將第一芯片與第二芯片耦接的穿通通孔和冗余穿通通孔。傳輸電路可以用冗余穿通通孔對穿通通孔執行修復操作，或者基于穿通通孔缺陷信息來將電源電壓供應給冗余穿通通孔。

相關申請的交叉引用

本申請要求于2017年11月13日向韓國知識產權局提交的申請號為10-2017-0150573的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例總體而言涉及一種半導體技術，并且更具體地，涉及一種層疊式半導體裝置和半導體系統。

背景技術

為了提高半導體裝置的集成度，已經開發了在單個封裝體中層疊并封裝多個芯片的3D(三維)半導體裝置。在3D半導體裝置中，由于兩個或更多個芯片垂直層疊，因此可以在同一面積內實現最大程度的集成。可以應用各種方法來實現3D半導體裝置。在其中一種方法中，具有相同結構的多個芯片被層疊并且使用諸如金屬線的導線彼此電耦接以作為一個半導體裝置來操作。

最近，在本領域中已經公開了TSV(穿通硅通孔)型半導體裝置，其中通孔被形成為穿過多個層疊芯片，使得所有芯片彼此電耦接。在TSV型半導體裝置中，因為通孔垂直穿過各個芯片以將它們彼此電耦接，所以當與其中各個芯片通過使用導線的外圍布線而彼此電耦接的半導體裝置相比，其可以有效地減小封裝體的面積。

發明內容

在一個實施例中，半導體裝置可以包括將第一芯片與第二芯片耦接的正常穿通通孔和冗余穿通通孔。所述半導體裝置可以包括傳輸電路，所述傳輸電路被配置為當所述正常穿通通孔中存在缺陷時，使被分配為要經由所述正常穿通通孔傳輸的傳輸信號繞行到所述冗余穿通通孔，而當所述正常穿通通孔中不存在缺陷時，用電源電壓驅動所述冗余穿通通孔。

在一個實施例中，半導體裝置可以包括將第一芯片與第二芯片耦接的第一穿通通孔、第二穿通通孔和冗余穿通通孔。所述半導體裝置可以包括第一傳輸電路，所述第一傳輸電路被配置為當所述第一穿通通孔和所述第二穿通通孔中的任何一個中存在缺陷時，使被分配為要經由所述第二穿通通孔傳輸的第一傳輸信號繞行到所述冗余穿通通孔，而當所述第一穿通通孔和所述第二穿通通孔中不存在缺陷時，用電源電壓驅動所述冗余穿通通孔。

在一個實施例中，半導體裝置可以包括設置在第一溝道中并將第一芯片與第二芯片耦接的第一穿通通孔。所述半導體裝置可以包括第一傳輸電路，所述第一傳輸電路被配置為基于被激活的所述第一溝道來經由所述第一穿通通孔傳輸第一信號，而基于被去激活的所述第一溝道來經由所述第一穿通通孔供應電源電壓。

在一個實施例中，半導體裝置可以包括將第一芯片與第二芯片耦接的穿通通孔和冗余穿通通孔。傳輸電路可以用所述冗余穿通通孔來對所述穿通通孔執行修復操作，或者基于穿通通孔缺陷信息來將電源電壓供應給所述冗余穿通通孔。

附圖說明

圖1是示出根據一個實施例的半導體系統的配置的示例代表的示圖。

圖2是示出根據一個實施例的半導體裝置的配置的示例代表的示圖。

圖3A和圖3B是用于幫助解釋根據一個實施例的半導體裝置的修復操作的概念的示例代表的示圖。

圖4是示出根據一個實施例的半導體裝置的部分配置的示例代表的示圖。

圖5是示出圖4中所示的冗余控制電路的配置的示例代表的示圖。

圖6是示出圖4中所示的傳輸控制電路的配置的示例代表的示圖。

圖7是示出根據一個實施例的半導體裝置的配置的示例代表的示圖。

圖8是示出根據一個實施例的半導體裝置的部分配置的示例代表的示圖。

圖9是示出圖8中所示的傳輸控制電路的配置的示例代表的示圖。