[發明專利]半導體器件

有效

• 申請號: 201810790404.3
• 申請日: 2014-07-23
• 公開（公告）號: CN109037184B
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 今關洋輔;黑田壯司
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/49
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 陳偉;王娟娟

本發明公開了一種可提高半導體器件的可靠性的技術。所述半導體器件包括具有形成于芯片裝載面上的多個焊點(引腳)BF的布線基板3、搭載于布線基板3上的半導體芯片、以及分別具有球形部Bnd1及接合部Bnd2的多條引線BW。多個焊點BF具有分別與引線BWa的接合部Bnd2連接的焊點BF1、以及與引線BWb的球形部Bnd1連接的焊點BF2。另外，在俯視觀察時，焊點BF2配置在與多個焊點BF1的配置列Bd1上不同的位置上，而且，焊點BF2的寬度W2比焊點BF1的寬度W1大。

本發明申請是申請日為2014年7月23日、申請號為201410352981.6、發明名稱為“半導體器件及其制造方法”的發明申請的分案申請。

技術領域

本發明涉及一種半導體器件及其制造技術，尤其是適用于一種經由引線將半導體芯片的電極和布線基板的引腳電連接的半導體器件的有效的技術。

背景技術

在日本特開1986－105851號公報(專利文獻1)中，公開了通過引線焊接將2列焊盤分別連接到相互面對面的兩個區域上的技術。專利文獻1中，將所述2列焊盤列中位于各區域的邊界線外側的焊盤列稱為第1焊盤，將位于分界線內側的焊盤列稱為第2焊盤。

專利文獻1日本特開1986－105851號公報

發明內容

既有技術中，已經存在經由引線將布線基板的引腳與搭載于所述布線基板上的半導體芯片的電極進行電連接的技術。

近年來，隨著半導體器件高功能化的要求，所述引腳的數量(以下簡稱“引腳數”)具有增大的傾向。

但是，如果僅是增加引腳數的話，將導致布線基板的平面尺寸變大。而對此的對策只能是縮小每一個引腳的平面尺寸(外型尺寸)，但因此也將導致將引線和引腳穩定連接的容限變小。

下面說明解決上述課題的方法。本發明的所述內容及所述內容以外的目的和新特征在本說明書的描述及附圖說明中寫明。

本發明一實施方式中的半導體器件具有：形成于芯片裝載面上的多個引腳的布線基板；搭載于所述布線基板上的半導體芯片；分別具有球形部及接合部且分別與所述多個引腳連接的多條引線等。所述多個引腳具有分別與多條第1引線的所述接合部連接的多個第1引腳、以及與第2引線的所述球形部連接的第2引腳。另外，在俯視觀察時，所述第2引腳配置在與所述多個第1引腳的配置列之上的不同位置上、而且所述第2引腳的寬度比所述多個第1引腳的每一個的寬度都大。

根據所述一實施方式，便可提高半導體器件的可靠性。

附圖說明

圖1所示的是一實施方式中半導體器件的透視圖。

圖2所示的是圖1中的半導體器件的底視圖。

圖3所示的是除去圖1的封裝體后的狀態下布線基板上的半導體器件的內部結構的透視俯視圖。

圖4所示的是沿著圖1的A－A線截斷的截面圖。

圖5所示的是在圖3的多條引線中，將下段側的半導體芯片和布線基板進行電連接的引線的放大截面圖。

圖6所示的是在圖3的多條引線中，將上段側的半導體芯片和布線基板進行電連接的引線的放大截面圖。

圖7所示的是在圖3的布線基板的芯片裝載面側的俯視中，將焊點的配置密度高的區域進行放大后的放大俯視圖。

圖8所示的是將比圖7中焊點配置密度低的區域進行放大后的放大俯視圖。

圖9所示的是一實施方式中半導體器件的組裝流程的說明圖。

圖10所示的是在圖9所示的基板準備工序中所準備的布線基板的整體結構的俯視圖。