[發明專利]一種掩模裝置、曝光設備及曝光方法

有效

• 申請號: 201810785237.3
• 申請日: 2018-07-17
• 公開（公告）號: CN110727169B
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 張家錦;楊向超
• 申請（專利權）人: 上海微電子裝備(集團)股份有限公司
• 主分類號: G03F1/62
• 分類號: G03F1/62;G03F1/42
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明公開了一種掩模裝置、曝光設備及曝光方法，掩模裝置包括：掩模版組，包括至少兩個子掩模版，每個子掩模版上形成有子掩模圖形；掩模固定機構，用于固持所述至少兩個子掩模版，且將所述至少兩個子掩模版層疊設置，所述層疊設置的至少兩個子掩模版的子掩模圖形構成所述掩模版組的掩模圖形；位置調整機構，用于調整掩模固定機構上至少一個子掩膜版的位置，以調整所述掩模版組的掩模圖形。本發明提供的掩模裝置，多個子掩模版層疊設置，形成掩模版組，通過調整子掩模版的位置，進而調整掩模組的掩模圖形的位置，使掩模組的掩模圖形在基板上形成的多個曝光圖形的位置姿態與一個曝光場內的多個單元芯片的位置姿態對應匹配，提高了曝光精度。

技術領域

本發明實施例涉及半導體技術領域，尤其涉及一種掩模裝置、曝光設備及曝光方法。

背景技術

隨著半導體技術的不斷發展，大規模的集成電路的發展取得了巨大的飛躍。芯片的集成數量也在日益增加，芯片制造對新的工藝的需求越來越大。芯片的先進封裝技術對其結構及其性能有重要的作用。芯片封裝的目的是為了保護芯片、避免外環境引起損壞，為芯片的信號輸入、輸出提供互連，提供物理支撐和散熱。扇出型(Fan-Out)封裝技術對芯片的外部連接電路進行結構的優化設計，有效的減小了芯片的尺寸同時也可以極大的增加了IO管腳的數量；同時提高了芯片的電性能與散熱性，在先進封裝工藝中有重要的作用。

然而，在封裝的過程中芯片的切割與貼片工藝過程往往致使芯片在基底上分布具有較大的誤差。在Fan-out工藝流程中，需要將單元芯片按規則貼合到基板上，通過熱壓成型的方法將單元芯片固化在基板上。圖1是單元芯片在基板上的一種位置排布示意圖，由于單元芯片(圖1中標號101、102、103和104所示)通過貼片重組在基板200上，因此，如圖1所示，單元芯片的位置與預定位置誤差較大，導致基板200上的單元芯片排布凌亂無規則。

在單元芯片后續的重布線層(Redistribution Layer，RDL)等曝光工序中，為了提高曝光效率，通常一個掩模版包括多個固定且規則排布的掩模圖形，形成的曝光場包括對應的多個規則排布曝光圖形，對多個單元芯片同時曝光。圖2是現有技術中掩模版形成的曝光場的示意圖，圖3采用現有技術的掩模版對單元芯片曝光時的示意圖，如圖2和圖3所示，由于掩模版的多個掩模圖形是固定且規則排布的，形成的曝光場300內的曝光圖形301也是固定且規則排布的，曝光圖形301無法與無規則排布的單元芯片對準。因此，曝光精度低，甚至無法進行曝光作業。

發明內容

本發明提供一種掩模裝置、曝光設備及曝光方法，其中，掩模裝置包括至少兩個層疊設置子掩模版，形成掩模版組，通過調整子掩模版的位置，進而調整掩模組的掩模圖形的位置，使掩模組的掩模圖形在基板上形成的多個曝光圖形的位置姿態與一個曝光場內的多個單元芯片的位置姿態對應匹配，提高曝光精度。

第一方面，本發明實施例提供了一種掩模裝置，包括：

掩模版組，包括至少兩個子掩模版，每個子掩模版上形成有子掩模圖形；

掩模固定機構，用于固持至少兩個子掩模版，且將至少兩個子掩模版層疊設置，層疊設置的至少兩個子掩模版的子掩模圖形構成掩模版組的掩模圖形；

位置調整機構，用于調整掩模固定機構上至少一個子掩膜版的位置，以調整掩模版組的掩模圖形。

可選的，子掩模版上子掩模圖形以外的區域為透光區域；各子掩模版的子掩模圖形的垂直投影無重疊。

可選的該掩模裝置還包括位置檢測機構，與位置調整機構電連接，用于檢測子掩模版上子掩模圖形的位置信息，并將位置信息發送給位置調整機構，位置調整機構用于根據子掩模圖形的位置信息，以及基板上待曝光的單元芯片的位置信息調整至少一個子掩模版的位置。

可選的，子掩模版上形成有對準標記，位置檢測機構用于檢測對準標記的位置信息，確定子掩模版上子掩模圖形的位置信息。