[發(fā)明專利]一種非易失存儲器處理電路及方法

有效

• 申請?zhí)枺?/td>: 201810772586.1
• 申請日: 2018-07-13
• 公開（公告）號: CN110718256B
• 公開（公告）日: 2021-07-09
• 發(fā)明（設(shè)計）人: 馬思博;賈少旭;舒清明
• 申請（專利權(quán)）人: 西安格易安創(chuàng)集成電路有限公司;北京兆易創(chuàng)新科技股份有限公司
• 主分類號: G11C16/24
• 分類號: G11C16/24;G11C16/26;G11C16/34
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 莎日娜

本發(fā)明實施例提供一種非易失存儲器處理電路及方法，該方法包括：充電電路與存儲單元選擇電路連接，用于對第一存儲單元串的位線進行充電；及，對源線進行充電；當?shù)谝淮鎯卧奈痪€充電穩(wěn)定后，通過源線對第二存儲單元串的位線進行充電；充電電路與比較電路連接，用于當?shù)诙鎯卧奈痪€充電穩(wěn)定后，對比較電路進行充電，且，當比較電路充電穩(wěn)定后，結(jié)束對比較電路和存儲單元選擇電路的充電；存儲單元選擇電路與比較電路構(gòu)成電流回路，以使比較電路根據(jù)電流回路輸出高電平或低電平。本發(fā)明實施例屏蔽了第一存儲單元串與第二存儲單元串之間電容的串擾，因此在對非易失存儲器中的存儲單元進行讀取操作時，可以準確的讀取各存儲單元的數(shù)據(jù)。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲器處理技術(shù)領(lǐng)域，特別是涉及一種非易失存儲器處理電路及方法。

背景技術(shù)

隨著各種電子裝置及嵌入式系統(tǒng)等的發(fā)展，非易失性存儲器件被廣泛應(yīng)用于電子產(chǎn)品中。以非易失性存儲器NAND閃存(NAND Flash Memory)為例，NAND存儲器由多個存儲單元(cell)組成，存儲單元可以是負閾值存儲單元，即導通閾值電壓是負值的存儲單元；也可以是正閾值存儲單元，即導通閾值電壓是正值的存儲單元；根據(jù)存儲單元工作時的導通電流，可以讀取存儲單元的數(shù)據(jù)狀態(tài)，例如擦除狀態(tài)、編程狀態(tài)等。

現(xiàn)有技術(shù)中，對非易失存儲器的各存儲單元進行數(shù)據(jù)讀取時，往往在一對位線BL之間接入串擾電容，以防止電壓波動中的干擾，然后，根據(jù)存儲單元工作時的導通電流，可以讀取存儲單元的數(shù)據(jù)狀態(tài)。

然而，發(fā)明人在研究上述技術(shù)方案的過程中發(fā)現(xiàn)，上述技術(shù)方案存在如下缺陷：各BL電壓會受到接入的串擾電容的影響，會導致部分存儲單元數(shù)據(jù)讀取錯誤，對存儲單元數(shù)據(jù)讀取的準確度不高。

發(fā)明內(nèi)容

鑒于上述問題，提出了本發(fā)明實施例的一種非易失存儲器處理電路及方法，以提高對存儲單元數(shù)據(jù)讀取的準確度。

根據(jù)本發(fā)明的第一方面，提供了一種非易失存儲器處理電路，包括：

充電電路、比較電路、存儲單元選擇電路；

其中，所述存儲單元選擇電路中，包括至少一對存儲單元串；每對存儲單元串包括第一存儲單元串和第二存儲單元串，所述第一存儲單元串的位線BLO和所述第二存儲單元串的位線BLE之間連接有電容CBL；各所述存儲單元串與源線SL連接；

所述充電電路與所述存儲單元選擇電路連接，用于在初始時，對所述存儲單元選擇電路中第一存儲單元串的位線BLO進行充電；及，對所述源線SL進行充電；當所述第一存儲單元串的位線BLO充電穩(wěn)定后，通過所述源線SL對所述第二存儲單元串的位線BLE進行充電；

所述充電電路與所述比較電路連接，用于當所述第二存儲單元串的位線BLE充電穩(wěn)定后，對所述比較電路進行充電，且，當所述比較電路充電穩(wěn)定后，結(jié)束對所述比較電路和所述存儲單元選擇電路的充電；

所述存儲單元選擇電路中的第二存儲單元串通過所述充電電路，與所述比較電路構(gòu)成電流回路，以使所述比較電路根據(jù)所述電流回路輸出高電平或低電平；

所述比較電路的輸出端作為所述非易失存儲器處理電路的輸出端。

優(yōu)選地，所述充電電路包括：

NMOS晶體管M1、M2、M3、第一電源VDD；

所述M1的漏極與所述第一電源VDD連接；

所述M1的源極與所述M3的漏極連接，以作為所述充電電路與所述比較電路的連接端，為所述比較電路充電；

所述M2的漏極與所述第一電源VDD連接；

所述M2的源極與所述M3的源極連接，以作為所述充電電路與所述存儲單元選擇電路的連接端，為所述存儲單元選擇電路充電。

優(yōu)選地，所述比較電路包括：