[發明專利]一種非易失存儲器處理電路及方法

有效

• 申請號: 201810772586.1
• 申請日: 2018-07-13
• 公開（公告）號: CN110718256B
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 馬思博;賈少旭;舒清明
• 申請（專利權）人: 西安格易安創集成電路有限公司;北京兆易創新科技股份有限公司
• 主分類號: G11C16/24
• 分類號: G11C16/24;G11C16/26;G11C16/34
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

1.一種非易失存儲器處理電路，其特征在于所述電路包括：

充電電路、比較電路、存儲單元選擇電路；

其中，所述存儲單元選擇電路中，包括至少一對存儲單元串；每對存儲單元串包括第一存儲單元串和第二存儲單元串，所述第一存儲單元串的位線BLO和所述第二存儲單元串的位線BLE之間連接有電容CBL；各所述存儲單元串與源線SL連接；

所述充電電路與所述存儲單元選擇電路連接，用于在初始時，對所述存儲單元選擇電路中第一存儲單元串的位線BLO進行充電；及，對所述源線SL進行充電；當所述第一存儲單元串的位線BLO充電穩定后，通過所述源線SL對所述第二存儲單元串的位線BLE進行充電；

所述充電電路與所述比較電路連接，用于當所述第二存儲單元串的位線BLE充電穩定后，對所述比較電路進行充電，且，當所述比較電路充電穩定后，結束對所述比較電路和所述存儲單元選擇電路的充電；

所述存儲單元選擇電路中的第二存儲單元串通過所述充電電路，與所述比較電路構成電流回路，以使所述比較電路根據所述電流回路輸出高電平或低電平；

所述比較電路的輸出端作為所述非易失存儲器處理電路的輸出端；

所述充電電路包括：

NMOS晶體管M1、M2、M3、第一電源VDD；

所述M1的漏極與所述第一電源VDD連接；

所述M1的源極與所述M3的漏極連接，以作為所述充電電路與所述比較電路的連接端，為所述比較電路充電；

所述M2的漏極與所述第一電源VDD連接；

所述M2的源極與所述M3的源極連接，以作為所述充電電路與所述存儲單元選擇電路的連接端，為所述存儲單元選擇電路充電。

2.根據權利要求1所述的電路，其特征在于，所述比較電路包括：

比較器，所述比較器的第一輸入端設置有比較電壓VTH，所述比較器的第二輸入端與所述M1的源極連接，以接收所述充電電路的充電電壓；

所述比較器的第二輸入端與所述M3的漏極連接，以通過所述M3與所述存儲單元選擇電路構成電流回路；

電容C，所述電容C的第一端與所述比較器的第二輸入端連接，所述電容C的第二端接地。

3.根據權利要求2所述的電路，其特征在于，所述存儲單元選擇電路包括：

位線選擇場效應單元M4、存儲單元確定模塊；

所述M4的漏極與所述M3的源極連接；

所述M4的源極與各所述存儲單元確定模塊的位線連接。

4.根據權利要求3所述的電路，其特征在于，所述存儲單元確定模塊包括：位線開關SGD和源線開關SGS；

所述位線開關SGD用于，控制所述存儲單元確定模塊與所述存儲單元確定模塊的位線之間的開啟或關斷；

所述源線開關SGS用于，控制所述存儲單元確定模塊與所述存儲單元確定模塊的源線之間的開啟或關斷。