[發明專利]淺溝槽隔離臺階高度穩定性測量方法

有效

• 申請號: 201810768913.6
• 申請日: 2018-07-13
• 公開（公告）號: CN109065465B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 王艷云;許箭
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦天雷

本發明公開了一種淺溝槽隔離臺階高度穩定性測量方法，包括：將離子注入層光掩模板圖案轉移到沒有生長薄膜的晶圓上；設定為基準條件；制作2n片含有基底圖形的晶圓，量取各臺階高度；將離子注入層光掩模板圖案轉移到含有淺溝槽基底的晶圓上，測得各圖形線寬；計算出各高臺高度變化對應線寬變化的比值；線性擬合比值，獲得相關比值系數α；判斷是否為基準曝光條件偏移；如果為基準曝光條件偏移導致的線寬變化，則重新校準基準曝光條件；如果基準曝光條件未發生偏移，則通過公式H＝α*CD計算出相應臺階高度變化量。本發明用于在線監測淺溝槽隔離臺階高度的穩定性及其變化量，有效解改善了常規方法光學測量模型失真導致的光學誤測量。

技術領域

本發明涉及半導體制造領域，特別是涉及一種淺溝槽隔離臺階高度穩定性測量方法。

背景技術

淺溝槽隔離(Shallow Trench Isolation；STI)在0.18微米以下工藝中廣泛應用于器件間的物理隔離。目前淺槽隔離技術制作主動區域之間的絕緣結構已逐漸被普遍采用。淺溝槽隔離的形成主要包括：有源區刻蝕，二氧化硅填充，化學機械研磨，硬掩模剝離四個主要工藝步驟。STI結構的形成通常是先在半導體基底上沉積一層氮化硅層，然后圖案化此氮化硅層形成硬掩膜。接著蝕刻基底，在相鄰的元件之間形成陡峭的溝渠。最后，在溝渠中填入氧化物形成元件隔離結構。雖然STI工藝比LOCOS工藝擁有較佳的隔離特性，然而由于等離子體破壞，可產生大量的蝕刻缺陷，且具有尖銳角落的陡峭溝渠也會導致角落寄生漏電流(Corner Parasiticleakage)，因而降低STI的隔離特性。

上述四步工藝主要工藝決定了淺溝槽的物理尺寸及形貌，發展到了28納米及以下工藝后，淺溝槽隔離除了面對常見的工藝挑戰，包括有源區尺寸縮小、二氧化硅填充空洞、化學機械研磨均勻性等。淺溝槽隔離臺階指在淺溝槽口處形成的凸出或凹陷的臺階狀結構。淺溝槽隔離臺階的高度及臺階的形貌對后續工藝及器件特性的影響也越來越值得關注并解決。如圖1所述，淺溝槽隔離臺階高度的偏移造成了基底反射光線的變化，最終導致圖形線寬變化。

現有技術對淺溝槽隔離臺階高度的在線監控是通過光學測量，但光學測量方式的準確性和穩定性非常依賴于光學模型，光學模型建立者對各項參數的校準能力決定了最終模型的精確性。所以，最終帶來的問題就是光學模型失真導致的臺階高度測量結果失真。

發明內容

本發明要解決的技術問題是提供一種在線監測淺溝槽隔離工藝臺階高度穩定性測量方法。

為解決上述技術問題，本發明提供的淺溝槽隔離臺階高度穩定性測量方法，包括以下步驟：

1)將離子注入層光掩模板圖案轉移到沒有生長薄膜的晶圓上；

2)測量獲得基準圖形線寬，找到最佳曝光條件，并設定為基準曝光條件；

3)制作2n片含有基底圖形的晶圓，基底表現為淺溝槽隔離臺階高度差異，量取各淺溝槽臺階高度S1，S2，……S2n，n為自然數；

4)將離子注入層光掩模板圖案轉移到含有淺溝槽基底的晶圓上，同時測得各圖形線寬A1，A2，……A2n；

5)通過公式△CD2n/△SH2n計算出各臺階線寬變化量對應高度變化量的比值：C1＝△CD1/△SH1，C2＝△CD2/△SH2，……C2n＝△CD2n/△SH2n；△CD2n是第2n片晶圓的圖形線寬變化量，△SH2n是第2n片晶圓的臺階高度變化量；

6)線性擬合比值，獲得相關比值系數α；

7)在線監控產品線寬，測量經過離子注入光刻工藝層的晶圓，當測得的線寬變化大于第一閾值時，判斷是否為基準曝光條件偏移；

如果為基準曝光條件偏移導致的線寬變化，則重新校準基準曝光條件；