[發明專利]具有鍺硅源漏的MOS晶體管的制造方法

在審

• 申請號: 201810768720.0
• 申請日: 2018-07-13
• 公開（公告）號: CN109065624A
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 劉厥揚
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/417
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種具有鍺硅源漏的MOS晶體管的制造方法，包括步驟：步驟一、提供一硅襯底，在硅襯底的表面形成柵極結構，柵極結構的側面形成有側墻；步驟二、在柵極結構的兩側形成側面具有∑形狀的凹槽，包括分步驟：步驟21、形成硬掩膜層；步驟22、光刻工藝定義出凹槽的形成區域，依次對硬掩膜層和硅襯底進行刻蝕形成所述凹槽；步驟23、采用離子注入對凹槽的體積進行擴大；步驟三、在凹槽中填充鍺硅外延層形成嵌入式鍺硅外延層；步驟四、進行源漏注入形成源區和漏區。本發明能擴大嵌入式鍺硅外延層的體積，從而能提高器件的電學性能。

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種具有鍺硅源漏的MOS晶體管的制造方法。

背景技術

MOS晶體管特別是PMOS管的源漏區往往需要形成嵌入式鍺硅外延層，嵌入式鍺硅外延層能夠對PMOS管的溝道區的應力進行調制從而有利于提高PMOS的載流子遷移率，從而提高PMOS管的電學性能。而且，嵌入式鍺硅外延層的體積越大，越有利于PMOS管的電學性能的提升。

發明內容

本發明所要解決的技術問題是提供一種具有鍺硅源漏的MOS晶體管的制造方法，能提高嵌入式鍺硅外延層的體積，提高器件的電學性能。

為解決上述技術問題，本發明提供的具有鍺硅源漏的MOS晶體管的制造方法包括如下步驟：

步驟一、提供一硅襯底，在所述硅襯底的表面形成柵極結構，所述柵極結構的側面形成有側墻。

步驟二、在所述柵極結構的兩側形成側面具有∑形狀的凹槽，包括如下分步驟：

步驟21、形成硬掩膜層。

步驟22、采用光刻工藝在所述柵極結構的兩側定義出所述凹槽的形成區域，依次對所述凹槽形成區域的所述硬掩膜層和所述硅襯底進行刻蝕形成所述凹槽。

步驟23、采用離子注入對所述凹槽的體積進行擴大。

步驟三、在所述凹槽中填充鍺硅外延層形成嵌入式鍺硅外延層，通過步驟23擴大所述凹槽的體積使所述嵌入式鍺硅外延層的體積擴大，提高器件的電性。

步驟四、在形成有所述嵌入式鍺硅外延層的所述柵極結構的兩側進行源漏注入形成源區和漏區。

進一步的改進是，具有鍺硅源漏的MOS晶體管為PMOS管。

進一步的改進是，步驟一中所述柵極結構由柵介質層和多晶硅柵疊加而成。

進一步的改進是，所述柵極結構作為偽柵，在所述步驟四的所述源區和所述漏區形成之后所述偽柵去除，之后在所述偽柵去除的區域中形成金屬柵結構。

進一步的改進是，所述金屬柵結構為HKMG。

進一步的改進是，步驟一中在所述硅襯底表面形成有淺溝槽場氧，由所述淺溝槽場氧隔離出有源區，MOS晶體管形成于有源區中。

進一步的改進是，步驟一中所述側墻的材料為氮化硅。

進一步的改進是，所述硬掩膜層的材料為氮化硅。

進一步的改進是，步驟23中的離子注入的雜質為五價元素例如氮(N)、磷(P)或砷(As)，注入劑量為1E13cm^-2～9E14cm^-2。

進一步的改進是，步驟三中形成嵌入式鍺硅外延層的分步驟包括：

步驟31、形成由鍺硅材料組成的緩沖層。

步驟32、形成由鍺硅材料組成的主體層，所述主體層的鍺濃度大于所述緩沖層的鍺濃度。

步驟33、形成由硅材料組成的蓋帽層。