[發(fā)明專利]具有鍺硅源漏的MOS晶體管的制造方法

在審

• 申請?zhí)枺?/td>: 201810768720.0
• 申請日: 2018-07-13
• 公開（公告）號: CN109065624A
• 公開（公告）日: 2018-12-21
• 發(fā)明（設(shè)計(jì)）人: 劉厥揚(yáng)
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/417
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

1.一種具有鍺硅源漏的MOS晶體管的制造方法，其特征在于，包括如下步驟：

步驟一、提供一硅襯底，在所述硅襯底的表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)的側(cè)面形成有側(cè)墻；

步驟二、在所述柵極結(jié)構(gòu)的兩側(cè)形成側(cè)面具有∑形狀的凹槽，包括如下分步驟：

步驟21、形成硬掩膜層；

步驟22、采用光刻工藝在所述柵極結(jié)構(gòu)的兩側(cè)定義出所述凹槽的形成區(qū)域，依次對所述凹槽形成區(qū)域的所述硬掩膜層和所述硅襯底進(jìn)行刻蝕形成所述凹槽；

步驟23、采用離子注入對所述凹槽的體積進(jìn)行擴(kuò)大；

步驟三、在所述凹槽中填充鍺硅外延層形成嵌入式鍺硅外延層，通過步驟23擴(kuò)大所述凹槽的體積使所述嵌入式鍺硅外延層的體積擴(kuò)大，提高器件的電性；

步驟四、在形成有所述嵌入式鍺硅外延層的所述柵極結(jié)構(gòu)的兩側(cè)進(jìn)行源漏注入形成源區(qū)和漏區(qū)。

2.如權(quán)利要求1所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：具有鍺硅源漏的MOS晶體管為PMOS管。

3.如權(quán)利要求2所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：步驟一中所述柵極結(jié)構(gòu)由柵介質(zhì)層和多晶硅柵疊加而成。

4.如權(quán)利要求3所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：所述柵極結(jié)構(gòu)作為偽柵，在所述步驟四的所述源區(qū)和所述漏區(qū)形成之后所述偽柵去除，之后在所述偽柵去除的區(qū)域中形成金屬柵結(jié)構(gòu)。

5.如權(quán)利要求4所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：所述金屬柵結(jié)構(gòu)為HKMG。

6.如權(quán)利要求1所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：步驟一中在所述硅襯底表面形成有淺溝槽場氧，由所述淺溝槽場氧隔離出有源區(qū)，MOS晶體管形成于有源區(qū)中。

7.如權(quán)利要求1所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：步驟一中所述側(cè)墻的材料為氮化硅。

8.如權(quán)利要求7所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：所述硬掩膜層的材料為氮化硅。

9.如權(quán)利要求8所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：步驟23中的離子注入的雜質(zhì)為五價元素，注入劑量為1E13cm^-2～9E14cm^-2。

10.如權(quán)利要求1所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：步驟三中形成嵌入式鍺硅外延層的分步驟包括：

步驟31、形成由鍺硅材料組成的緩沖層；

步驟32、形成由鍺硅材料組成的主體層，所述主體層的鍺濃度大于所述緩沖層的鍺濃度；

步驟33、形成由硅材料組成的蓋帽層。

11.如權(quán)利要求10所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：所述緩沖層由第一緩沖子層和第二緩沖子層疊加而成。

12.如權(quán)利要求11所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：所述第一緩沖子層的鍺濃度為25％，所述第二緩沖子層的鍺濃度為25％～30％。

13.如權(quán)利要求10所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：所述主體層的鍺濃度為30％～40％。

14.如權(quán)利要求2所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：在同一所述硅襯底上還同時形成有NMOS管，在形成步驟二和三中所述NMOS管被保護(hù)而不形成凹槽以及嵌入式鍺硅外延層。

15.如權(quán)利要求14所述的具有鍺硅源漏的MOS晶體管的制造方法，其特征在于：所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。