[發(fā)明專利]傳感器數(shù)據(jù)采集方法、系統(tǒng)和丟包判斷方法

有效

• 申請?zhí)枺?/td>: 201810732148.2
• 申請日: 2018-07-05
• 公開（公告）號: CN108900272B
• 公開（公告）日: 2021-02-19
• 發(fā)明（設計）人: 黃廣寧;楊峰
• 申請（專利權）人: 杭州德澤機器人科技有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 杭州豐禾專利事務所有限公司 33214
• 代理人: 李久林

本發(fā)明公開了傳感器數(shù)據(jù)采集方法、系統(tǒng)和丟包判斷方法，該方法包括信號同步處理單元SSPU、若干傳感器以及邏輯計算單元，傳感器在發(fā)出或收到觸發(fā)脈沖時，生成初始數(shù)據(jù)及其報文序列號；信號同步處理單元SSPU在收到或發(fā)出傳感器采集數(shù)據(jù)的脈沖同時，讀取系統(tǒng)時間生成時間戳及其脈沖序列號；具體步驟：1)讀取傳感器的初始數(shù)據(jù)及其報文序列號；2)獲取信號同步處理單元SSPU的時間戳及其脈沖序列號；3)將報文序列號和脈沖序列號進行一一對應匹配，匹配成功的初始數(shù)據(jù)和時間戳數(shù)據(jù)組合在一起生成傳感器數(shù)據(jù)包。本方案通過設置報文序列號和脈沖序列號進行匹配，增加了傳感器初始數(shù)據(jù)和時間戳匹配時丟包判斷，提高了傳感器的數(shù)據(jù)準確度。

技術領域

本發(fā)明涉及數(shù)據(jù)采集處理技術領域，尤其涉及一種傳感器數(shù)據(jù)采集方法、系統(tǒng)和丟包判斷方法。

背景技術

多個和/或多種傳感器進行數(shù)據(jù)采集時，不同的傳感器的采集時間分別由各自的內部時間系統(tǒng)進行管理，或者，由傳感器的內部時間系統(tǒng)和微控制器/邏輯計算單元的內部時間系統(tǒng)組合管理。而多個時間系統(tǒng)之間的計時往往存在偏差，因此，需要對多個和/或多種傳感器的采集時間進行對時統(tǒng)一。

對時是指使各傳感器的采集時間由同一個時鐘系統(tǒng)進行管理，使各傳感器的采集時間能夠以低時滯方式統(tǒng)一到同一個時間坐標系下。現(xiàn)有的對時同步方法有通過邏輯計算單元內部的時鐘系統(tǒng)進行軟件同步、通過微控制器內部的時鐘系統(tǒng)進行硬件同步、GPS對時、NTP對時、SNTP對時、IEEE 1588對時等。

由于各傳感器的計時系統(tǒng)之間存在計時偏差，使得各傳感器的采集時間不在同一時間坐標系下，導致數(shù)據(jù)應用的結果出現(xiàn)偏差。例如，當數(shù)據(jù)應用到時間敏感應用時，應用精度較低。而且，傳感器的內部時間系統(tǒng)工作一段時間后會自動重新計時，不能滿足長時間采集的要求。

軟件同步的方式受邏輯計算單元時間片影響，精度較低。GPS對時方式具有成本高(每個節(jié)點都需要安裝GPS設備)、安裝受限制(需要戶外無遮擋)、可用性差(受天氣、環(huán)境影響)、存在使用風險(美國對民用GPS不提供保障)等缺點。NTP對時和SNTP對時精度比較低，IEEE 1588對時兼容性低(每個節(jié)點都需要有IEEE 1588協(xié)議)。若定制能滿足采集要求的高配置的傳感器/微控制器/邏輯計算單元成本很高。

公開號為CN105940390A的專利文獻公開了一種由具有應用處理器和協(xié)同處理器的設備執(zhí)行的方法，所述應用處理器被配置為基于操作系統(tǒng)運行，且所述協(xié)同處理器被配置為從所述設備的多個傳感器接收數(shù)據(jù)，所述方法包括：確定由所述設備的所述多個傳感器中的給定傳感器產(chǎn)生的中斷，其中，所述中斷指示所述給定傳感器具有用于輸出的數(shù)據(jù)；由所述協(xié)同處理器提供由所述給定傳感器產(chǎn)生的所述中斷的時間戳，所述時間戳指示所述給定傳感器具有用于輸出的所述數(shù)據(jù)的時間；由所述協(xié)同處理器從所述給定傳感器接收用于輸出的所述數(shù)據(jù)；將由所述給定傳感器產(chǎn)生的所述中斷的所述時間戳與來自所述給定傳感器的所接收數(shù)據(jù)相關聯(lián)；基于由所述協(xié)同處理器提供的所述數(shù)據(jù)的時間戳，來將從所述多個傳感器接收的所述數(shù)據(jù)一起關聯(lián)至數(shù)據(jù)結構中；以及由所述協(xié)同處理器基于所述數(shù)據(jù)的所述時間戳，來將所述數(shù)據(jù)結構依次提供至所述應用處理器。但是，由于從傳感器到協(xié)同處理器的數(shù)據(jù)傳輸要消耗一些時間，并且在該過程中也存在一定的丟包風險，該方案中協(xié)同處理器將數(shù)據(jù)被傳感器收集時的時間戳與收到的數(shù)據(jù)包不加分辨地直接相關聯(lián)，因缺少丟包判斷識別，數(shù)據(jù)包和時間戳會關聯(lián)匹配錯誤，導致傳感器采集數(shù)據(jù)故障。另外，此具有應用處理器單和協(xié)同處理器的設備無溫度補償處理，在工作一段時間后易出現(xiàn)漂移，使計時出現(xiàn)偏差，不能滿足長時間采集的要求。

因此，現(xiàn)有技術還有待發(fā)展。

發(fā)明內容

鑒于上述現(xiàn)有技術的不足之處，本發(fā)明的目的在于提供一種傳感器數(shù)據(jù)采集方法、系統(tǒng)和丟包判斷方法，旨在提高傳感器獲得的數(shù)據(jù)準確度。

為了達到上述目的，本發(fā)明采取了以下技術方案：