[發明專利]一種高維持MOS輔助觸發SCR結構的瞬態電壓抑制器

有效

• 申請號: 201810730016.6
• 申請日: 2018-07-05
• 公開（公告）號: CN108878417B
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 梁海蓮;許強;顧曉峰
• 申請（專利權）人: 江南大學
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 大連理工大學專利中心 21200
• 代理人: 梅洪玉;劉秋彤

1.一種MOS輔助觸發SCR結構的瞬態電壓抑制器，其特征在于：所述瞬態電壓抑制器包括P襯底(100)、深N阱(101)、N阱(102)、P阱(103)、第一P+注入區(104)、第二P+注入區(105)、第三P+注入區(106)、第四P+注入區(107)、第一N+注入區(108)、第二N+注入區(109)、第三N+注入區(110)、第四N+注入區(111)、第一多晶硅柵(114)以及其覆蓋的第一薄柵氧化層(112)、第二多晶硅柵(115)以及其覆蓋的第二薄柵氧化層(113)和金屬線；

其中，P襯底(100)上設置深N阱(101)，在深N阱(101)的表面區域的從左至右依次設有N阱(102)、P阱(103)，深N阱(101)的左側邊緣與N阱(102)的左側邊緣相連，N阱(102)的右側邊緣與P阱(103)的左側邊緣相連，P阱(103)的右側邊緣與深N阱(101)的右側邊緣相連；

在N阱(102)的表面區域從左至右依次設有第一P+注入區(104)、第二P+注入區(105)、第三P+注入區(106)和第一多晶硅柵(114)以及其覆蓋的第一薄柵氧化層(112)；在P阱(103)的表面區域從左至右依次設有第二多晶硅柵(115)以及其覆蓋的第二薄柵氧化層(113)、第二N+注入區(109)、第三N+注入區(110)和第四N+注入區(111)；第四P+注入區(107)和第一N+注入區(108)沿器件寬度方向對齊排列，且保持一定安全距離，第四P+注入區(107)和第一N+注入區(108)均跨接在N阱(102)和P阱(103)的表面區域；由第三P+注入區(106)、第一多晶硅柵(114)以及其覆蓋的第一薄柵氧化層(112)、第四P+注入區(107)構成PMOS管，由第一N+注入區(108)、第二多晶硅柵(115)以及其覆蓋的第二薄柵氧化層(113)、第二N+注入區(109)構成NMOS管；

所述金屬線用于連接注入區和多晶硅柵，并從金屬線中引出兩個電極，用作所述瞬態電壓抑制器的正向導通和反向導通回路；

所述金屬線與注入區和多晶硅柵的連接方式為：第一P+注入區(104)與第一金屬(201)相連，第二P+注入區(105)與第二金屬(202)相連，第三P+注入區(106)與第三金屬(203)相連，第一多晶硅柵(114)與第四金屬(204)相連，第二多晶硅柵(115)與第五金屬(205)相連，第二N+注入區(109)與第六金屬(206)相連，第三N+注入區(110)與第七金屬(207)相連，第四N+注入區(111)與第八金屬(208)相連；

第一金屬(201)、第三金屬(203)、第四金屬(204)、第五金屬(205)、第六金屬(206)和第七金屬(207)均與第九金屬(209)相連，第二金屬(202)和第八金屬(208)均與第十金屬(210)相連；

從第九金屬(209)引出第一電極(301)，用作瞬態電壓抑制器的第一電學應力終端，從第十金屬(210)引出第二電極(302)，用作瞬態電壓抑制器的第二電學應力終端。

2.根據權利要求1所述的瞬態電壓抑制器，其特征還在于，由瞬態電壓抑制器中的第一P+注入區(104)、第二P+注入區(105)、N阱(102)和第三P+注入區(106)構成的兩個PNP型BJT，用于提高維持電壓，且第一P+注入區(104)與第二P+注入區(105)之間的距離，和第二P+注入區(105)與第三P+注入區(106)之間的距離，根據被保護電路的需求調節，確保增強瞬態電壓抑制器在正向電壓脈沖作用下的抗閂鎖能力及減小電壓回滯幅度。

3.根據權利要求1或2所述的瞬態電壓抑制器，其特征還在于，由瞬態電壓抑制器中的第三N+注入區(110)、第四N+注入區(111)和P阱(103)構成的NPN型BJT，用于提高維持電壓，且第三N+注入區(110)與第四N+注入區(111)之間的距離，根據被保護電路的需求調節，確保增強瞬態電壓抑制器在反向電壓脈沖作用下的抗閂鎖能力及減小電壓回滯幅度。